Two step variable length delay circuit	
Patent Number:	□ <u>EP1229646</u>
Publication date:	2002-08-07
Inventor(s):	TANAHASHI TOSHIO (JP)
Applicant(s):	NIPPON ELECTRIC CO (JP)
Requested Patent:	JP2002232274
Application Number:	EP20020001961 20020201
Priority Number(s):	JP20010026166 20010201
IPC Classification:	H03K5/13
EC Classification:	H03K5/13D, H03K5/13B
Equivalents:	JP3575430B2, ☐ <u>US2002101271,</u> ☐ <u>US6650160</u>
Cited patent(s):	
Abstract	
A two step variable length delay circuit, used digital elements being easy to design, and being capable of adjusting the phases of signals in a wide range and also with finer phases, and having low jitters and without considering the timing of switching of a signal, is provided. A first selection circuit selects m pieces of sequential outputs from plural taps of a coarse adjustment delay circuit and inputs the selected m pieces of sequential outputs to a first ring interpolator. The first ring interpolator amplifies the inputted m pieces of sequential outputs, further mixes waveforms of adjacent two inputs and also mixes waveforms of the first input and the last input, and outputs the amplified inputs and the mixed waveforms. Further, the outputs from the first ring interpolator are inputted to a second ring interpolator, and at the second ring interpolator, the same operation at the first ring interpolator.	
Data supplied from the esp@cenet database - I2	

출력 일자: 2004/9/25

발송번호 : 9-5-2004-040011646 수신 :

발송일자 : 2004.09.23

제출기일 : 2004.11.23

수신 : 서울 서초구 서초3동 1571-18 청화빌딩 2

층(리&목특허법률사무소)

이영필 귀하

137-874

2004. 9.24 RECEIVED

# 특허청 의견제출통지서

출원인

명칭 삼성전자주식회사 (출원인코드: 119981042713)

주소 경기도 수원시 영통구 매탄동 416

대리인

성명 이영필

주소 서울 서초구 서초3동 1571-18 청화빌딩 2층(리&목특허법률사무소)

출원번호

10-2002-0068155

발명의 명칭

입력되는 두 클럭의 인터폴레이팅에 의하여 지연량의차이를 조절할 수 있는 지연된 탭신호들을 발생하는 회로

이 출원에 대한 심사결과 아래와 같은 거절이유가 있어 특허법 제63조의 규정에 의하여 이를 통지하오니 의견이 있거나 보정이 필요할 경우에는 상기 제출기일까지 의견서[특허법시행규칙 별지 제25호의2서식] 또는/및 보정서[특허법시행규칙 별지 제5호서식]를 제출하여 주시기 바랍니다.(상기제출기일에 대하여 매회 1월 단위로 연장을 신청할 수 있으며, 이 신청에 대하여 별도의 기간연장승인통지는 하지 않습니다.)

[이 유]

이 출원의 특허청구범위 전항에 기재된 발명은 그 출원전에 이 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 아래에 지적한 것에 의하여 용이하게 발명할 수 있는 것이므로 특허법 제29조제 2항의 규정에 의하여 특허를 받을 수 없습니다.

- H5 40 - ·

1. 본원 발명의 청구범위 전항은 입력되는 2클럭의 인터폴레이팅에 의하여 지연량의 차이를 조절할 수 있는 지연된 탭신호들을 발생하는 회로에 관한 것으로서 제 1, 2, 3, 4탭 신호발생회로로 구성되고 제, 1, 2클럭을 인터폴레이팅함으로써 생성되는 것등과 이와 동일한 방법을 특징으로 하는데, 이는 2단계 가변장 지연회로에 관한 것으로서 복수개의 탭 출력을 인터폴레이터를 통해 합성하고 선택하여 출력하는 것등을 특징으로 하는 인용발명(일본국 특개평14-232274호)으로부터 이 기술분야에서 통상의 지식을 가진 자라면 본원을 용이하게 발명할 수 있는 것으로 판단됩니다.

[첨 부]

첨부1 인용발명: 일본공개특허공보 평14-232274호(2002.08.16) 1부. 끝.

2004.09.23

특허청

전기전자심사국

전자심사담당관실

심사관 김재문



출력 일자: 2004/9/25

## <<안내>>

문의사항이 있으시면 🏗 042-481-5673 로 문의하시기 바랍니다. 서식 또는 절차에 대하여는 특허고객 콜센터 🏗1544-8080으로 문의하시기 바랍니다.

특허청 직원 모두는 깨끗한 특허행정의 구현을 위하여 최선을 다하고 있습니다. 만일 업무처리과정에서 직원의 부조리행 위가 있으면 신고하여 주시기 바랍니다.

▶ 홈페이지(www.kipo.go.kr)내 부조리신고센터

(19)日本国特許庁 (JP)

## (12) 公開特許公報(A)

(II)特許出願公開番号 特開2002-232274 (P2002-232274A)

(43)公開日 平成14年8月16日(2002.8.16)

(51) Int.Cl.7

规则起号

PI

・テーマニー〉\*(参考)

HO3K 5/13

H03K 5/13

5 J 0 0 1

審査請求 有 請求項の数28 OL (全 34 頁)

(21)出魔器号

特成2001-26166(P2001-26166)

(22) (1) (6)

平級13年2月1日(2001.2.1)

(71)出線人 000004237

日本電気株式会社

東京都港区芝五丁自7番1号

(72)発明者 相橋 俊夫

東京都港区芝五丁目7番1号 日本電気株

式会社内

(74)代理人 100084250

弁理士 丸山 隆夫


Fターム(参考) 5J001 AA05 AA11 BB12 CC03 DD09

(54) 【発明の名称】 2段除可変長遅延回路

## (57)【要約】

【課題】 設計の容易なデジタル素子を使用し、調整範囲の広いかつ詳細な調整を可能にし、ジッタの少ない、 選択切り替え時タイミングを無視できる2段階可変長遅延回路を提供する。

【解決手段】 組調整用遅延回路G Cの複数のタップ出力から連続したM個の出力を第1の選択回路S Lにより選択し、上記のM個の出力をバッファし、上記のM個の出力のうち隣接した入力間の各2出力および、最後の入力と最初の入力との2出力を波形合成を第1のリングインターボレータR I a の出力をさらに第2のリングインターボレータR I b により、バッファおよび波形合成し、第2のリングインターボレータR I b により、バッファおよび波形合成し、第2のリングインターボレータR I b の出力から1出力を第2の選択回路S 4により選択する。



#### 【特許請求の範囲】

【請求項 1】 入力信号を所定の時間隔ずつ遅延させ、 該遅延 した入力信号から選択 したm個の遅延 した入力信 号を第1から第mの粗調整遅延信号とし(mは3以上の 整数)、第mの租調整遅延信号は第〔m+ 1〕の租調整 遅延信号より時間隔 d t c だけ速い位相を有するとし (n は 1以上(m−1)以下の整数)、前記第1から第 mの租調整遅延信号を増幅した信号と、前記第nと第 (n + 1) の租調整遅延信号、および前記第mと第1の 租調整遅延信号とを基にして2m個の微調整遅延信号を 生成し、第mと第1の前記租調整遅延信号とから作成さ れた微調整遅延信号と、前記第mと第1の前記組調整遅 延信号とから作成された微調整遅延信号以外の他の微調 整遅延信号との時間隔を除いて、第1の微調整遅延信号 は、第()+ 1)の微調整遅延信号よりも、時間隔 d t cより微細な時間隔d t c' だけ速い位相を有するとし (jは1以上(2m-2)以下の整数)、(2m-1) 個の微調整遅延信号から 1 個の微調整遅延信号を選択 し、該選択された微調整遅延信号を切り替える際、該選 択された微調整遅延信号を生成する際に用いられていな い租調整遅延信号を切り替えることを特徴とする 2段階 可变長遅延回路。

【請求項 2】 前記切り替え対象となる租調整遅延信号 け

前記切り替え時に選択されている微調整遅延信号を生成 する際に用いられている祖調整遅延信号から最も位相差 が大きな祖調整遅延信号であ り、

かつ、前記切り替え対象となる祖調整遅延信号を増幅させた微調整遅延信号と前記切り替え時に選択されている 機調整遅延信号との位相差よりも、切り替え後の祖調整 遅延信号を増幅させた微調整遅延信号と切り替え後に選択される微調整遅延信号との位相差のが小さな場合 に、切り替わる祖調整遅延信号であることを特徴とする 請求項 1記載の2段階可変長遅延回路。

(請求項 3) 前記選択された微調整遅延信号が該選択された微調整遅延信号より位相が前記時間隔 d t c'速い微調整遅延信号に切り替えられる場合、前記切り替え対象となる租調整遅延信号は、該切り替え対象となる租調整遅延信号より位相が時間隔(m×d t c)速い前記遅延した入力信号に切り替えられ、

前記選択された微調整遅延信号が該選択された微調整遅延信号より位相が前記時間隔 d t c <sup>2</sup> 遅い微調整遅延信号に切り替えられる場合、前記切り替え対象となる租調整遅延信号は、該切り替え対象となる租調整遅延信号より位相が前記時間隔(m×d t c )遅い前記遅延した入力信号に切り替えられることを持数とする請求項 1または2記載の2段階可変長遅延回路。

[請求項 4] 時間隔 d t c を遅延時間とする遅延素子が3個以上縦銃接続され、入力信号が入力される側を前段として、前段の前記遅延素子の出力から位相が前記時

間隔 a t c 遅延した前記遅延素子の出力を出力とする遅延手取り

該遅延素子の出力から、m個の前記遅延素子の出力を選択する第1の選択手段と、

前記第1の選択手段により選択された前記 m 個の遅延素子の出力を位相が速い順に第1から第mまでの入力となっている場合に、前記m 個の遅延素子の出力を増幅させた第1から第(2m一1)の出力と、それぞれの位相差が前記時間隔 d t c である第n (n は 1 以上 (m-1)以下の任意の整数)の入力と第(n+1)の入力とを波形合成して生成された前記第nの出力と第(n+1)の出力との中間の位相を有する信号と、前記第1を第mの出力とを波形合成して生成された前記第1の出力と第mのの出力とを中間の位相を有する信号とを出力する波形合成手段R1aと、

前記波形合成手段RIaの出力から1個の前記波形合成 手段RIaの出力を選択する第2の選択手段と、を有

該第2の選択手段により選択された前記波形合成手段RIaの出力を切り替える際、該選択された波形合成手段RIaの出力を生成する際に用いられていない前記遅延 素子の出力を切り替えることを特敵とする2段階可変長遅延回路。

【請求項 5】 前記波形合成手段RIaは、前記第nの入力の位相を増幅させた出力を第(2n-1)の出力とし、前記第mの入力の位相を増幅させた出力を第(2m-1)の出力とし、前記第mの入力とを前記第1の入力を落2mの出力とし、前記第mの入力とを返形合成した出力を第2mの出力とし、第i(jは1以上(2m-2)以下の任意の整数)の出力と第(j+1)の出力との位相差が時間隔(dtc/2)であり、第mの入力との位相差が時間隔はtc速い位相の信号が入力されるように租調整遅延信号が選力のたとも、第(2m-1)の出力の位相を第mの出力の位相が時間隔(dtc/2)となるように構成したことを特敵とする請求項 4記載の2段階可変長遅延回路。

【請求項 6】 前記波形合成手段RLaは、

前記第1から第mまでの入力をそれぞれ増幅させるm個 のバッファと、

前記第nの入力を位相が速い信号の入力側とし、前記第(n+1)の入力を位相が遅い信号の入力側として、前記第nの入力と前記第(n+1)の入力とを増幅させた後、結合させ、波形合成して中間の位相の出力を生成する(m-1)個のインターボレータ  $|P| \times (x|k)$ 以上、(m-1)以下の整数)と

前記第mの入力を位相が速い入力側とし、前記第1の入力を位相が遅い入力側として、前記第mの入力と前記第1の入力とを増幅させた後、結合させ、波形合成して中間の位相の出力を生成する第mのインターボレータ1P

を有するリングインターポレータRLaであ ることを特 徴とする請求項 4または5記載の2段階可変長遅延回

【請求項 7】 前記遅延素子は、

前記時間隔 d t c を遅延時間とするディジタル回路であ ることを特徴とする請求項 4から6のいずれか1項 に記 裁の2段階可変長遅延回路。

【請求項 8】 前記第1の選択手段に前記遅延素子の出 力から前記m個の遅延素子の出力を選択させる第1の選 択信号を前記第1の選択手段に送信する第1の制御手段

前記第2の選択手段に前記波形合成手段RIaの出力か ら前記 1個の波形合成手段RIaの出力を選択させる第 2の選択信号を前記第2の選択回路に送信する第2の制

を有することを特徴とする請求項 4から7のいずれか1 項 に記載の2段階可変長遅延回路。

【請求項 9】 前記第1の制御手段は、

前記第2の選択手段により選択された前記波形合成手段 RIaの出力をより速い位相の前記波形合成手段RIa の出力に切り替える信号である第1の遅れ信号を受信し た場合。

前記選択された波形合成手段RIaの出力を生成する際 に用いられていない前記遅延素子の出力を切り替え対象 の前記遅延素子の出力として、時間隔(m×dtc)だ け位相が速い前記遅延索子の出力に切り替え、m個の連 績した前記遅延素子の出力を選択するように前記第1の 選択手段を制御することを特徴とする請求項 8記載の2 段階可变長遅延回路。

【請求項 10】 前記第1の遅れ信号を受信した場合の 切り替え対象の遅延素子の出力は、

前記第2の選択手段により切り替え時に選択されている 前記波形合成手段RI aの出力を生成する際に用いられ る前記遅延秦子の出力から最も位相差が大きな租調整遅 延信号であり、

がつ、前記第1の遅れ信号を受信した場合の切り替え対 乗となる遅延素子の出力を増幅させた波形合成手段RI aの出力と前記第1の遅れ信号を受信した場合に切り替 え時に選択されている波形合成手段RLaの出力との位 相差よりも、前記第1の遅れ信号を受信した場合におけ る切り替え後の遅延素子の出力を増幅させた波形合成手 段RIaの出力と前記第1の遅れ信号を受信した場合に 切り替え後に選択される波形合成手段RLaの出力との 位相差の方が小さな場合に、切り替わる遅延素子の出力 であ ることを特徴とする請求項 9記載の2段階可変長遅

【請求項 11】 前記第2の選択手段により第p(pは 2以上 2m以下の任意の整数)の前記波形合成手段RI aの出力が選択されており、前記第2の制御手段が前記

第1の遅れ信号を受信した場合、前記第2の制御手段 は、前記第pの波形合成手段RIaの出力を第(p-1) の波形合成手段 R I a の出力に切り替えるように前 記第2の選択手段を制御し、

前記第2の選択手段により前記第1の波形合成手段RI aの出力が選択されており、前記第2の制御手段が前記 第1の遅れ信号を受信した場合、前記第2の制御手段 は、前記第1の波形合成手段RIaの出力を第2mの前 記波形合成手段RIaの出力に切り替えるように前記第 2の選択手段を制御することを特徴とする請求項 9また は10記載の2段階可変長遅延回路。

【請求項 12】 前記第1の制御手段は、 前記第2の選択手段により選択された前記波形合成手段 RIaの出力をより遅い位相の前記波形合成手段RIa の出力に切り替える信号である第1の進み信号を受信し た場合。

前記選択された波形合成手段RIaの出力を生成する際 に用いられていない前記遅延素子の出力を切り替え対象 の前記遅延素子の出力として、前記時間隔(m×d t c) だけ位相が遅い前記遅延素子の出力に切り替え、m 個の連続した前記遅延素子の出力を選択するように前記 第1の選択手段を制御することを特徴とする請求項 9か ら11のいずれか1項 に記載の2段階可変長遅延回路。 【請求項 13】 前記第1の進み信号を受信した場合の 切り替え対象の遅延素子の出力は、

前記第2の選択手段により切り替え時に選択されている 前記波形合成手段RIaの出力を生成する際に用いられ る前記遅延素子の出力から最も位相差が大きな組調整遅 延信号であ り、

かつ、前記第1の進み信号を受信した場合の切り替え対 象となる遅延素子の出力を増幅させた波形合成手段RI aの出力と前記第1の進み信号を受信した場合の切り替 え時に選択されている波形合成手段RIaの出力との位 相差よりも、前記第1の進み信号を受信した場合におけ る切り替え後の遅延素子の出力を増幅させた波形合成手 段RIaの出力と前記第1の進み信号を受信した場合に 切り替え後に選択される波形合成手段RLaの出力との 位相差の方が小さな場合に、切り替わる遅延素子の出力 であ ることを特徴とする請求項 12記載の2段階可変長 海延回路。

【請求項 14】 前記第2の選択手段により第4(4は 1以上(2m-1)以下の任意の整数)の前記波形合成 手段RISの出力が選択されており、前記第2の制御手 段が前記第1の進み信号を受信した場合、前記第2の制 御手段は、前記第四の波形合成手段RIaの出力を第 (q+1)の前記波形合成手段RIaの出力に切り替え るように前記第2の選択手段を制御し、

前記第2の選択手段により前記第2mの波形合成手段R トョの出力が選択されており、前記第2の制御手段が前記第1の進み信号を受信した場合、前記第2の制御手段 は、前記第2mの波形合成手段RIaの出力を前記第1 の波形合成手段RIaの出力に切り替えるように前記第 2の選択手段を制御することを特徴とする諸求項 12または13記載の2段階可変長遅延回路。

【請求項 15】 前記波形合成手段RIaと前記第2の 選択手段との間に縦銃接続されたr(rは1以上の任意 の整数) 個の波形合成手段が直列に挿入されていること を特徴とする請求項 4から14のいずれか1項 に記載の 2段階可変長遅延回路。

【請求項 16】 前記 r 個の波形合成手段が接続されている前記波形合成手段R l s の出力側を前段、前記第2の選択手段の入力側を後段として、前記 r 個の波形合成手段のうち、前段から s (sは1以上 r 以下の任意の整数) 個目の波形合成手段は、

前記第1の選択手段により選択された前記 m 個の遅延素 子の出力を位相が速い順に第1から第mまでの入力とな っている場合に、前記前段の波形合成手段の第1から第 (m×2s) までの出力をそれぞれ第1から第(m×2 s ) までの入力とし、前記第1から第(m×2s)の入 力を増幅させた出力をそれぞれ第1から第(m× 2s+1 - 1) の出力とし、前記第t(tは1以上(m×2s ― 1) 以下の任意の整数)の入力と前記第( + 1)の入 力とを波形合成した出力を第2tの出力とし、前記第 (m×2s) の入力と前記第1の入力とを波形合成した 出力を第(m×2s+1)の出力とし、前記第1の選択手 段により選択された前記が個の遅延素子の出力であ る第 nの入力(nは1以上(m-1)以下の任意の整数)と 第 (n + 1) の入力との時間隔を (d t c) であ る場 合、 tが1から(2s ×(m − 1) + 1)の範囲で、第 tの入力と第(t + 1)の入力との位相差が時間隔(d to/2s)であり、uが1から(2s+1 × (m−1) + 1) の範囲で第4の入力と第(u + 1) の入力との位 相差が時間隔 (d t c/2s+1) であ り、前記第 1 の選 択手段により選択された前記の個の遅延素子の出力であ る第mの入力の位相が第1の入力の位相より速くなった ときに、tが (2s × (m-1) + 1) から (m×2s - 1) の範囲で、第七の入力と第(七+1)の入力との 位相差が時間隔(d t c / 2s )であ り、uが(2s+1 × (m-1) + 1) から (m×2s+1 - 1) の範囲で第 uの入力と第(u + 1)の入力との位相差が時間瞬(d to/2s+1)であることを特徴とする請求項 15記載 の2段階可変長遅延回路。

【請求項 17】 前記 r 固の波形合成手段のうち、前段から s 個目の波形合成手段は、

前記第1から第(m×2s)までの入力をそれぞれ増幅 させる(m×2s)個のパッファと、 前記第七の入力を位相が速い入力側とし、前記第(七+

前記第 t の入力を位相が速い入力側とし、前記第 ( t + 1) の入力を位相が遅い入力側として、前記第 t の入力 と前記第 ( t + 1) の入力とを増幅させた後、結合 さ せ、波形合成して中間の位相の出力を生成する ( m×2 s - 1) 個のインターポレータ i p y (y は 1以上 (m ×2s - 1) 以下の整数)と、

前記第(m×2s)の入力を位相が速い入力側とし、前記第1の入力を位相が遅い入力側として、前記第(m×2s)の入力と前記第1の入力とを増幅させた後、結合させ、波形合成して中間の位相の出力を生成するインターボレータip(m×2s)と、

を有するリングインターボレータであることを特徴とする請求項 15または16記載の2段階可変長遅延回路。 【請求項 18】 前記第2の選択回路は、

前記波形合成手段RIaと前記第2の選択手段との間に 縦続接続された前記 r 個の波形合成手段が直列に挿入されている場合、前記 r 個の波形合成手段のうち、前記第 2の選択回路と接続されている最も後段の波形合成手段 の出力から 1 個の出力を選択することを特徴とする請求 項 15から17のいずれか1項に記載の2段階可変長遅延回路。

【請求項 19】 前記第1の制御手段は、

前記最も後段の波形合成手段と前記第2の選択手段との間に縦銃接続された前記 r 個の波形合成手段が直列に挿入されており、前記第2の選択手段により選択された前記も後段の波形合成手段の出力に切り替える信号である第2の遅れ信号を受信した場合、

前記選択された最も後段の波形合成手段の出力を生成する際に用いられていない前記遅延素子の出力を切り替え対象の前記遅延素子の出力として、前記時間隔(m×dto)だけ位相が速い前記遅延素子の出力に切り替え、両間の連続した前記遅延素子の出力を選択するように前記第1の選択手段を制御することを特徴とする請求項 18記載の2段階可変長遅延回路。

【請求項 20】 前記第2の遅れ信号を受信した場合の切り替え対象の遅延素子の出力は、

前記第2の選択手段により切り替え時に選択されている 前記最も後段の波形合成手段の出力を生成する際に用い られる前記遅延素子の出力から最も位相差が大きな前記 遅延素子の出力であ り、

かつ、前記第2の遅れ信号を受信した場合の切り替え対象となる遅延素子の出力を増幅させた波形合成手段RIaの出力と前記第2の遅れ信号を受信した場合の切り替え時に選択されている波形合成手段RIaの出力との記第2の遅れ信号を受信した場合に対け替え後の遅延素子の出力を増幅させた波形合成手段RIaの出力と前記第2の遅れ信号を受信した場合に切り替え後に選択される波形合成手段RIaの出力との位相差の方が小さな場合に、切り替わる遅延素子の出力をの位相差の方が小さな場合に、切り替わる遅延素子の出力を可能。

【請求項 21】 前記最も後段の波形合成手段と前記第 2の選択手段との間に縦続接続された前記ィ個の波形合 成手段が直列に挿入されており、前記第2の選択手段により第 f (f は2以上(m×2s+1)以下の任意の整数)の前記録も後段の波形合成手段の出力が選択されており、前記第2の脚御手段が前記第2の遅れ信号を受信した場合。

前記第2の制御手段は、前記第1の最も後段の波形合成 手段の出力を第(1-1)の最も後段の波形合成手段の 出力に切り替えるように前記第2の選択手段を制御する ことを持数とする請求項 19または20記載の2段階可 容長遅延回路。

[請求項 22] 前記最も後段の波形合成手段と前記第 2の選択手段との間に縦続接続された前記 r 個の波形合 成手段が直列に挿入されており、前記第2の選択手段に より前記第1の最も後段の波形合成手段の出力が選択さ れており、前記第2の制御手段が前記第2の遅れ信号を 受信した場合。

前記第2の制御手段は、前記第1の最も後段の波形合成 手段の出力を第(m×2s+1)の前記最も後段の波形合 成手段の出力に切り替えるように前記第2の選択手段を 制御することを特徴とする請求項 19から21のいずれ か1項に記載の2段階可変長遅延回路。

【請求項 23】 前記第1の制御手段は、

前記最も後段の波形合成手段と前記第2の選択手段との間に縦続接続された前記 r 個の波形合成手段が直列に挿入されており、前記第2の選択手段により選択された前記最も後段の波形合成手段の出力に切り替える信号である第2の進み信号を受信した場合。

前記選択された最も後段の波形合成手段の出力を生成する際に用いられていない前記遅延素子の出力を切り替え対象の前記遅延素子の出力として、前記時間隔(m×dte) だけ位相が遅い前記遅延素子の出力に切り替え、m間の連続した前記遅延素子の出力を選択するように前記第1の選択手段を制御することを持数とする請求項 18から22のいずれか1項 に記載の2段階可変長遅延回路

【請求項 24】 前記第2の進み信号を受信した場合の 切り替え対象の遅延素子の出力は、

前記第2の選択手段により切り替え時に選択されている 前記幕も後段の波形合成手段の出力を生成する際に用い られる前記遅延素子の出力から最も位相差が大きな前記 遅延素子の出力であり、

かつ、前記第2の進み信号を受信した場合の切り替え対 象となる遅延素子の出力を増幅させた波形合成手段RI aの出力と前記第2の進み信号を受信した場合の切り替え時に選択されている波形合成手段RIaの出力との位 相差よりも、前記第2の進み信号を受信した場合における切り替え後の遅延素子の出力を増幅させた波形合成手段RIaの出力と前記第2の進み信号を受信した場合に切り替え後に選択される波形合成手段RIaの出力との 位相差の方が小さな場合に、切り替わる遅延素子の出力であることを特徴とする請求項 23記載の2段階可変長遅延回路。

【請求項 25】 前記最も後段の波形合成手段と前記第 2の選択手段との間に縦続接続された前記 r 個の波形合成手段が直列に挿入されており、前記第2の選択手段により第2 (pは1以上(m×2s+1-1)以下の任意の整数)の前記最も後段の波形合成手段の出力が選択されており、前記第2の制御手段が前記第2の進み信号を受信した場合。

前記第2の制御手段は、前記第2の最も後段の波形合成 手段の出力を第(2 + 1)の前記最も後段の波形合成手 段の出力に切り替えるように前記第2の選択手段を制御 することを特徴とする請求項 23または24記載の2段 階可変長遅延回路。

【請求項 26】 前記最も後庭の波形合成手段と前記第 2の選択手段との間に縦続接続された前記 r 個の波形合成手段が直列に挿入されており、前記第2の選択手段により前記第 (m× 2s+1 ) の最も後段の波形合成手段の出力が選択されており、前記第2の制御手段が前記第2の進み信号を受信した場合。

前記第2の制御手段は、前記第(m×2s+1 )の最も後段の波形合成手段の出力を前記第1の最も後段の波形合成手段の出力に切り替えるように前記第2の選択手段を制御することを特徴とする諸求項 23から25のいずれか1項 に記載の2段階可変長遅延回路。

【請求項 27】 前記インターボレータ I PX、前記インターボレータ I Pm、前記インターボレータ I p y、および前記インターボレータ i p y、および前記インターボレータ i p (m × 2s) は、位相が異なる 2 個の信号が入力され、該 2 個の信号のうち速い位相の信号を増幅させる位相の速い入力側に接続されたパッファ B 3 と、位相が遅い入力信号を増幅させる位相の遅い入力側に接続されたパッファ B 2 およびパッファ B 4 と、をそれぞれ有した場合。

前記パッファ B 1 の出力と前記パッファ B 2 の出力とを接続し、波形合成した出力が、位相の速い入力信号を増幅した前記パッファ B 3 の出力の位相と位相の遅い入力信号を増幅した前記パッファ B 4 の出力の位相との中間の位相が待られるように、前記パッファ B 1 および前記パッファ B 2 に用いられているトランシスタの地域にある。 大きなることを特徴とする諸求項 17 から2 5 のいずれか1項 に記載の2 段階可変長遅延回路。

【請求項 28】 前記パッファB1、前記パッファB2、前記パッファB3、前記パッファB4、前記m個のパッファのうち任意のパッファ、および前記(m×2s) 個のパッファのうち任意のパッファは、それぞれアンプあ るいはインパータであ ることを特徴とする請求項 27記載の2段階可変長遅延回路。

#### [発明の詳細な説明]

[0001]

【発明の属する技術分野】本発明は、2段階可変長遅延回路に関し、詳しくは、情報処理装置のクロック作成回路あるいは通信処理回路のタイミング作成回路が有するDLL(遅延制御ループ)に用いられる2段階可変長遅延回路に関する。

[0002]

【従来の技術】「A Semidegital Dua I Delay Lock Loop] Stefan os Sidiropoulos 他 IEEE Jo urnal of Solid-State Circ uits, VOL32, NO.11 Novemb 1997 p. p1683-1692 (以下、従 来例1)および特開平11-251408号公報が開示 するところの位相インターポレータ、タイミング信号発 生回路、および、該タイミング信号発生回路が適用される半導体集積回路装置並びに半導体集積回路 システム (以下、従来例2) に記載されているように、従来の可 変長遅延回路は、2つの位相の信号を電流合成するアナ ログ系のミキサー回路により、実現されていたが、ばら つき等が生じるため正確に要求する仕様を実現すること が困難であ り、デジタル回路を用いることにより設計の 容易性および動作の安定性が保証された可変長遅延回路 が提供されることが要請されていた。

【0003】上記の要請に応えるために、例えば、「Portable Digital DLL Architecture for CMOS Interface Circuit』 Bruno W. Garle 他1998 Symposium on VLSI Circuits Digest of Technical Papers pp 214-215(以下、従来例3)に開示されているように、制御回路だけでなく、複多、よれるように、制御回路だけでなく、複多。

【0004】図5は、従来例3の一実施形態における2段階可変長遅延回路のインターボレータの構成を示す図である。以下、図5を用いて、従来例3の一実施形態における2段階可変長遅延回路の構成について説明する。

【0005】従来例3における2歳階可変長遅延回路は、入力In1、In2と、出力3~0、e~iと、パッファ(インパータ)8100~8103、8121~8123、8123i、8200~8203、8213iと、インターボレータip120、ip121、ip122と、を有する。

【0006】また、インターボレータip120は、バッファB120、B210を有し、インターボレータip121は、バッファB120i、B121iを有し、インターボレータip122は、B210i、B211iを有する。

【0007】入力 | n1を入力とするインパータ B100の出力がパッファ B101によりパッファされたパッファ出力を出力。入力 | n2を入力とするインパータ B200の出力がパッファ B201によりパッファされたパッファ出力を出力。とする場合、パッファ B120とパッファ B210との出力を結合して電流合成するインターボレータ | p120の出力がパッファ 121によりパッファ されたパッファ出力である出力 bが、出力 aと出力。との半分の位相の出力となるディジタル回路が従来例3では使用されている。

【0008】さらに、出力 a を入力とするインバータB 102と、該出力をバッファするバッファB 103と、出力 b を入力とするB 122 た 該出力をバッファすると、おいっと、 出力 a を入力とするB 122 に の出力を持つしたインター スカとするB 12 1 と、認出力をバッファするB 12 1 と、同様に出力 b を入力とするB 2 1 2 に と、出力。を入力とするB 2 1 に と、出力。を入力とするB 2 1 に と、出力。を入力とするインバータース 1 に 1 2 2 と、出力。を 3 と、を設けることにより、 微細な時間 際を得ている。

【0009】従来例3では、上記のようなインターポレータを3段縦続出力し、入力の位相を9分割した8個の出力(正確には9個の出力が得られるが、9個目の出力は次の入力の組み合わせにおける1個目の出力と等しいため出力として出していない)を得ている。

【0010】また、特開2000-163961号公報が開示するところの同期型半導体集積回路装置(以下、従来例4)には、位相の租調整を行った後、微調整することにより外部クロック信号に同期した内部クロック信号を生成し、さらに、入力信号の変動によるグリッジ生成を防止する発明が記載されていた。

【0011】また、特開2000-195166号公報が開示するところの遅延時間制御回路(以下、従来例5)には、遅延回路により、所定の遅延時間で遅延させられたパルス信号をカウントすることにより、単位回路の遅延時間が変化しても適正な遅延時間を有するパルス信号を生成する発明が記載されていた。

【0012】また、特開2000-252802号公報が開示するところのクロック周期検知回路(以下、従来例6)には、周期租調整をあらかじめ行い、位相調整などの動作範囲を広くとることを可能とする発明が記載されていた。

【0013】また、特開2000-298532号公報が開示するところのタイミング制御回路装置(以下、従来例7)には、入力クロック信号と出力クロック信号との位相差を租調整する租調タイミング制御回路と、温度上昇などにより遅延時間が変化した場合に微調整する微調タイミング制御回路と、を有する発明が記載されていた。

【0014】また、特開平6-204792号公報が開示するところの遅延回路(以下、従来例8)には、組調整部および微調整回路を有し、長大な可変レンジと微小な最小ステップで遅延量を調整する遅延回路が記載されていた。

[0015]

【発明が解決しようとする課題】従来例3では、インターボレータにより中間の位相を作るために、インバータB100、B200を接続して出力。と出力りとを持ちるインバータ2段のトランジスタの大きさを10とすると、位相が違い入力側1n1は接続されるインバータB12に接続されるインバータB12に接続されるインバータB12に接続して、出力同士を接続し、トランジスタの大きささ10で作られたインバータB121を介して、出力っとの中間の位相を持つ出力しを合成して得ている。

【0016】このとき、2つの位相の信号を、速いほうの入力が位相が速い入力側!n1に入力され、出力同士が接続されたインバータB120が変化せず、一方のインバータB210は、また変化せず、一方のインバータのロチャネルのトランジスタと他方のインバータの両方のトランジスタが両方オンするため、出力は同方のトランジスタが抵抗によって電圧分割とをによって電に入力側とのといるがはでは、2000には、100

【0017】しかしながら、上記のように出力同士を接続したインバータ B120、 B210の入力 In 1に速いぼうの位相の信号を入力したときに、出力は負荷が重く、遅くなる傾向があるため、中間の位相が得られるように、遅いぼうの入力 In 2に接続されたB210より、B120を大きなためには、位相が速い入力側 In 常に速いようの位相の入力信号を入力するという制限ができる。

(0018) 図6は、従来例3の一実施形態における2段階可変長遅延回路の構成を示す図であり、以下、図6を用いて、上記実施形態における2段階可変長遅延回路の構成、および上記の制限ができた場合における上記実施形態における2段階可変長遅延回路の動作について説明する。

【0019】従来例3における2段階可変長遅延回路は、ディレーチェーン601と、ディレーチェーン60 2と、位相分割器603と、サイクル終了検出器604 と、カウンタおよび制御回路および選択回路605と、 32:1マルチプレクサ606と、3ステージインター ポレータ607と、16:1マルチプレクサ608と、フィルタ609と、位相検出器610と、を有する。【0020】位相が速い入力側 In 1に常に速いほうの位相の入力信号を入力するという上記の制限のために、ディレーチェーン601、602のタップ数合計32に対して、タップ数に等しい入力数を1本の出力にするため、位相が速い入力側 In 1用および位相が遅い入力側 In 2用に、32:1マルチプレクサ606を必要とする。

【0021】以上のような構成を取るために、同じタップから出力をとっても、信号が伝達する経路が異なるため、速い位相となったときの位相の速い入力側In2にの出力までの遅延と、遅い位相となった時の位相の遅い入力側In2にはらつきがあり、入力側になったらない。つまり、In2とIn1に同じ欠点を持つ。従って、遅延時間を出力できないという欠点を持つ。従って、サーン・サエーン・のは、602のタップ出力を切り替えるときに、均一な時間隔を作成できないという問題が発生する。

【0022】 さらには、32:1マルチブレクサ606 および3ステージインターボレータ607 の遅近のために、ひげ状のパルスが発生したように、るが、10023】また、従来別ないますがある発生する。【0023】また、従来別ないますがある発生する。【0023】また、従来別ないますがある発生する。【0023】また、後には一般を行ったというが生じるができないできなが、出調整をは、出調整をは、出調整をは、出調整をは、出調整をは、出調を含むに生じるが、常時までは、まずるのは、出力のの数額をのは、第1000を設め、同時に行いため、はるのは、1000できないため、同時に行いた場合をは、はるのはできないたの、同時に行いな場合をは、5000できないたの、同時に行いないまないまないまないまするのが困難である。

【0024】また、従来例与に記載されている発明では、遅延時間を広範囲かつ微細に調整する構成を有しておらず、遅延時間をより小さな時間隔で調整するような要求に即座に対応することが不可能であった。さらに、単位遅延回路を切り替える際に発生してしまうバルス状のノイズを抑制することが不可能であった。

【0025】また、従来例らに記載されている発明では、遅延回路が、アナログ回路であり、設計が困難である。また、租調整タップを変化させるときは、租調整1タップ分の変動が出力に生じるため、常時調整を行うようなDLLにおいて、出力のジッタが大きくなるという欠点と、租調整1タップ分の微調整の長さとして明を合か、ばらつきにより、租調整1タップと微調を合かしてきないため、同時に行った場合でも、等間隔の位相変化を実現できないことと、切り替えタイミングを設定するのが困難であるという問題点がある。

【0026】また、従来例7に記載されている発明では、遅延回路が、アナログ回路であ り、設計が困難である。また、租調整タップを変化させるときは、租調整1タップ分の変動が出力に生じるため、常時調整を行うようなDLLにおいて、出力のジッタが大きくなるという問題点があった。

【0027】また、従来例8に記載されている発明では、アナログ回路を用いているために設計が困難になるという問題点と、粗調整1タップ分の微調整の長さとしており、ばらつきにより、相調整1タップと微調整範囲をわせることをおこなっているが、粗調整部を切り替える際に発生してしまうパルス状のノイズを抑制することが困難であるといった問題点があった。

【0028】本発明は、上記問題点に鑑みてなされたものであり、遅延時間を可変するために、設計の困難なアナログ回路を設計が容易なデジタル素子に置き換えることにより、設計を容易にし、図1に示するように、租調整を行うタップの時間隔の大きい租調整用遅延回路(ケートチェーン) GCと、入力をバッファするインバータ群と、隣接する各2入力をバッファした出力を結合することにより波形合成し、中間の位相を作成するインターボレータ(位相合成回路)群を使用し、調整範囲の広いかつ詳細な調整を可能にする28階可変遅延回路を提供することを目的とする。

【0029】さらに、速い位相から遅い位相または、遅い位相から速い位相に変化するときに同じタップを選択したときには、常に同じ位相の出力信号を得られるようはさることにより、ジッタの少ない、等間隔の安定な位相出力のLKOUTが得られる回路を提供することを目的とする。

【0030】さらに、祖調整用の出力の選択回路 S1~S3、リングインターボレータRIS、RID、および 微調整用の選択回路 S4の遅延時間が、大きさのため に、祖調整出力の選択切り替え時にバルス状のノイズ (グリッジ)がでないようにすることが困難な切り替え タイミングの作成を容易にする回路構成を提供すること を目的とする。

#### [0031]

微調整遅延信号以外の他の微調整遅延信号との時間隔を除いて、第5の微調整遅延信号は、第(j + 1)の微調整遅延信号よりも、時間隔 d t c より微細な時間隔 d t c ごだけ速い位相を有するとし(jは1以上(2m-2)以下の整数)、2m個の微調整遅延信号から1個の微調整遅延信号を選択し、選択された微調整遅延信号を関いする。選択された微調整遅延信号を生成する際に用いられていない粗調整遅延信号を切り替えることを特徴とする。

【0032】従って、請求項 1記載の発明によれば、入力信号を所定の時間隔遅延させたm個の担調整遅延信号を整にして2m個の微調整遅延信号を生成し、2m個の微調整遅延信号を強視した。1個の微調整遅延信号を選択した、選択された機調整遅延信号を内り替える際に、以ない担調整遅延信号を切り替えることによって、広範囲かつ詳細な遅延信号を切り替えるととを可能とし、担調整遅延信号を切り替えるタイミングを無視 選択された微調整遅近ののタイミング設計を容易にし、治病度の2段階で変している特度の2段延時間が変化しない。

【〇〇33】また、請求項 2記載の発明によれば、請求項 1記載の2段階可変長遅延回路において、切り替え対象となる租調整遅延信号は、切り替え時に選択されている微調整遅延信号を生成する際に用いられている阻調整以、かつ、切り替え対象となる租調整遅延信号を物した、対り替え後の租調整遅延信号と切り替え後の租調整遅延信号と切り替え後の租調整遅延信号との位相差よりも、切り替え後の租調整遅延信号との位相差の対力をな場合に、切り替わる租調整遅延信号との位相差の方が小さな場合、切り替わる租調整遅延信号であることを持数とする、【〇〇34】従って、請求項 2記載の発明によれば、切

【0034】従って、請求項 2記載の発明によれば、当り替え時の微調整遅延信号を生成する際に用いられている租調整遅延信号から最も位相差が大きな租調整遅延信号がつ他の租調整遅延信号を選択した場合より、使用する可能性が少なくなる租調整遅延信号を切り替えることによって、微調整信号を切り替えるタイミングを無視するとが可能となるためタイミング設計を容易にし、選択された微調整遅延信号の遅延時間が変化しない高精度の2段階可変長遅延回路を提供することが可能となる。

【0035】また、請求項 3記載の発明によれば、請求項 1または2記載の2段階可変長遅延回路において、選択された微調整遅延信号が選択された微調整遅延信号より位相が時間隔 d t c \* 速い微調整遅延信号に切り替えられる場合、切り替え対象となる租調整遅延信号は、切り替え対象となる相調整遅延信号よりである対象となる相調整遅延信号よりに切り替えられ、選択された微調整遅延信号が選択された微調整遅延信号より

位相が時間隔 d t c '遅い微調整遅延信号に切り替えられる場合、切り替え対象となる粗調整遅延信号は、切り替え対象となる租調整遅延信号より位相が時間隔(m× d t c )遅い遅延した入力信号に切り替えられることを 特徴とする。

【0036】従って、請求項 3記載の発明によれば、選択された微調整遅延信号より位相が時間隔(dtc/2)速い微調整遅延信号に切り替えられる対象となる租調整遅延信号は、切り替え対象となる租調整遅延信号は、(m×dtc)速心時間隔(m×dtc)速心度分の表別を選延信号は、切り替えられ、選択された微調整遅延信号はり位相が時間隔(dtc/2)遅い微調整遅延信号に切り替えられる場合、切り替え対象となる租調整遅延信号に切り替えられるは、切り替え対象となる租調整遅延信号に切り替えられることによって、微調整遅延信号の切り替えるとによって、微調を運返に見るの切ら高い微調整遅延信号を予め生成することが可能となる。

【0037】また、請求項 4記載の発明によれば、時間隔 d t c を遅延時間とする遅延素子が3個以上縦銃接続され、入力信号が入力される側を前段として、前段の遅延素子の出力をもつを出力とする遅延手段と、遅延素子の出力を出力とする遅延手段と、遅延素子の出力を選択する第1の選延素子の出力を選択する第1の選延素子の出力をでした場合に、第1から第mまでの入力となっている場合に、m個の遅延素子の出力を増加させた第1から第

(2m - 1)の出力と、テれぞれの位相差が時間隔(2m - 1)の出力と、テれぞれの位相差が時間隔(c であ る第n (n は 1以上 (m - 1)以下の任意の整数)の入力と第 (n + 1)の入力とを波形合成して生相を有する信号と、第 1の出力との中間の位相を有する信号と、第 2 0 出力と第 m の出力との中間の位生を付ける信号とを出力する i 3 では i 3 では

グ設計を容易にし、選択された波形合成手段RIaの遅延時間が変化しない高精度の2段階可変長遅延回路を提供することが可能となる。

【0039】また、請求項 5記載の発明によれば、請求項 4記載の2段階可変長遅延回路において、波形合成手段RIaは、第nの入力の位相を増幅させた出力を第(2n-1)の出力とし、第mの入力の位相を増幅させた出力を第(2m-1)の出力とし、第mの入力とを波形合成した出力を第1の出力とを変形合成した出力を第2mの出力と第1の人力と変形合成した出力を第2mの出力と第(j は 1以上(2m-2)以下の任意の整数)の出力と第(j は 1以上(2m-2)以下の任意の整数)の出力と第(j + 1)の出力との位相差が時間隔(d t c / 2)であり、第mの入力第1の入力まり時間隔(d t c / 2)であり、第mの入力第1の入力は引動整遅延延号が選択されたとき、第(2m-1)の出力の位相を第mの出力の位相が時間隔(d t c / 2)となるように構成したことを特徴とする。【0040】従って、請求項 5記載の発明によれば、波

【0040】従って、請求項 5記載の発明によれば、過 形合成手段RIaの隣接する出力の位相差を時間隔(d to/2)とすることによって、時間隔dtoよりもさ らに微細であ る調整間隔を得ることが可能となる。

ーポレータR I a であることを特徴とする。 【0042】従って、譲求項 6記載の発明によれば、波形合成手段R I a を、m個のインターポレータを有するリングインターポレータの速い位相の信号の入力側に入力され、第(n + 1)の入力がインターポレータの違い位相の信号の入力側に入力されることによって、第nの入力と第(n + 1)の入力との中間の位相を有する微細である調整間隔の出力を得ることが可能となる。

【0043】また、諸求項 7記載の発明によれば、諸求項 4から6のいずれか1項 に記載の2段階可変長遅延回路において、遅延素子は、時間隔させっを遅延時間とするディジタル回路であることを特徴とする。 【0044】従って、諸求項 7記載の発明によれば、遅

【0044】従って、請求項 7記載の発明によれば、遅延素子は、時間隔 d t c を遅延時間とするディジタル回路であ ることによって、回路の設計を容易にし、出力の

遅延時間の調整を容易にすることが可能となる。

【0045】また、請求項 8記載の発明によれば、請求項 4から7のいずれか1項 に記載の2段階可変長遅延回路において、第1の選択手段に遅延素子の出力からm個の遅延素子の出力を選択させる第1の選択信号を第1の選択手段に送形合成手段R 1 の出力から1個の波形合成手段R 1 の出力を選択させる第2の選択信号を第2の選択回路に送信する第2の網知手段と、を有することを特徴とする。

【0046】従って、請求項 8記載の発明によれば、第 1の選択手段が第1の遅延手段の出力からm個の第1の遅延手段の出力を選択し、第2の選択手段が波形合成手段RIのの出力から1個の波形合成手段RIの出力を選択することを制御することによって、グリッジが生じない正常な波形合成手段RIの出力を得ることが可能となる。

【0047】また、請求項 9記載の発明によれば、請求項 8記載の2段階可変長遅延回路において、第1の制御手段は、第2の選択手段により選択された波形合成手段RIaの出力をより速い位相の波形合成手段RIaの出力に切り替える信号である第1の遅れ信号を受信した場合、選択された波形合成手段RIaの出力を生成する際に用いられていない遅延素子の出力を切り替え対象の遅延素子の出力として、時間隔(m×dto)だけ位相が速い遅延素子の出力に切り替え、m個の連続した遅延素子の出力を現するように第1の選択手段を制御することを特徴とする。

【0048】従って、請求項 9記載の発明によれば、第 1の遅れ信号を受信した場合、切り替え対象の遅延素子の出力を時間隔(m×dto)だけ位相が速い遅延素子の出力に切り替え、m個の連続した遅延素子の出力を選択するように第1の選択手段を開御することにより調整を容易にし、選択される可能性が高い波形合成手段RIaの出力を予め生成することが可能となる。

が小さな場合に、切り替わる遅延素子の出力であることを特徴とする。

【0050】従って、請求項 10記載の発明によれば、第1の遅れ信号を受信した場合の切り替え対象の遅延素子の出力は、切り替え時に選択される波形合成手段RIaの出力を生成する際に用いられる遅延素子の出力から最も位相差が大きな遅延素子の出力であ、り、他の租調整遅延信号を選択した場合より、使用する可能性が合成手段を1aの出力の切り替えタイミング調整を容易にし、選択される可能性が高い波形合成手段RIaの出力を予め生成することが可能となる。

【0051】また、請求項 11記載の発明によれば、請求項 9または10記載の2段階可変長遅延回路において、第2の選択手段により第p(pは2以上2m以下の任意の整数)の波形合成手段R | aの出力が選択されており、第2の制御手段は、第pの波形合成手段R | aの出力に切りを第(p-1)の波形合成手段R | aの出力に切りを第(p-1)の選択手段を制御し、第2の選択手段により第1の波形合成手段R | aの出力に切りを記した場合の影響であるように第2の制御手段が第1の遅形合成手段R | aの出力に切り、第2の制御手段は、第1の波形合成手段R | aの出力に切り替えるように第2の選択手段を制御することを特徴とする。

【0052】従って、請求項 11記載の発明によれば、第1の遅れ信号を受信した場合、第2の制御手段は、第pの波形合成手段RIaの出力を第(p-1)の波形合成手段RIaの出力に切り替え、第1の波形合成手段RIaの出力に切り替えるように第2の選択手段を制御することによって、2m個の波形合成手段RIaの出力をループ状に繰り返して選択し、要求された位相の波形合成手段RIaの出力を得ることが可能となる。

【0053】また、請求項 12記載の発明によれば、請求項 9から11のいずれか1項に記載の2段階可変長遅延回路において、第1の制御手段は、第2の選択手段にはり選択された波形合成手段RIの出力に切り替える信号である第1の進み信号を受信した場合、選択された波形合成手段RIの出力を生成する際に用いられていない遅延素段RIの出力を生成する際に用いられていない遅延素の出力を切り替え対象の遅延素子の出力として、時間りで、10世間が遅い遅延素を引出するように対して、時間の連続した遅延素子の出力を選択するように第1の選択手段を制御することを特徴とする。

【0054】従って、請求項 12記載の発明によれば、第1の進み信号を受信した場合、切り替え対象の遅延素子の出力を時間隔(m×dto)だけ位相が遅い遅延素子の出力に切り替え、m個の連続した遅延素子の出力を選択するように第1の選択手段を制御することによっ

て、波形合成手段RIaの出力の切り替えタイミング調整を容易にし、選択される可能性が高い波形合成手段RIaの出力を予め生成することが可能となる。

[0055] また、請求項 13記載の発明によれば、詩 求項 12記載の2段階可変長遅延回路において、1の進 み信号を受信した場合の切り替え対象の遅延素子の出力 は、第2の選択手段により切り替え時に選択されている 波形合成手段RIaの出力を生成する際に用いられる遅 延素子の出力から最も位相差が大きな粗調整遅延信号で あ り、かつ、第1の進み信号を受信した場合の切り替え 対象となる遅延素子の出力を増幅させた波形合成手段R Taの出力と第1の進み信号を受信した場合の切り替え 時に選択されている波形合成手段RFaの出力との位相 差よりも、第1の進み信号を受信した場合における切り 替え後の遅延索子の出力を増幅させた波形合成手段RI aの出力と第1の進み信号を受信した場合に切り替え後 に選択される波形合成手段RIaの出力との位相差の方 が小さな場合に、切り替わる遅延素子の出力であ ること を特徴とする。

【0056】従って、請求項 13記載の発明によれば、第1の進み信号を受信した場合の切り替え対象の遅延素子の出力は、切り替え時に選択される波形合成手段RIaの出力を生成する際に用いられる遅延素子の出力から最も位相差が大きな遅延素子の出力であり、他の租調整遅延信号を選遅した場合より、使用する可能性が少なく取RIaの出力の切り替えタイミング調整を容易にし、透択される可能性が高い波形合成手段RIaの出力を予め生成することが可能となる。

【0057】また、請求項 14記載の発明によれば、請求項 12または13記載の2段階可変長遅延回路におい

て、第2の選択手段により第4(4は1以上(2m-1) 以下の任意の整数) の波形合成手段RIaの出力が 選択されており、第2の制御手段が第1の進み信号を受 信した場合、第2の制御手段は、第4の波形合成手段R I a の出力を第(q + 1)の波形合成手段 R I a の出力 に切り替えるように第2の選択手段を制御し、第2の選 択手段により第2mの波形合成手段RTaの出力が選択 されており、第2の制御手段が第1の進み信号を受信し た場合、第2の制御手段は、第2mの波形合成手段RI aの出力を第1の波形合成手段RLaの出力に切り替え るように第2の選択手段を制御することを特徴とする。 【0058】従って、請求項 14記載の発明によれば、 第1の進み信号を受信した場合、第2の制御手段は、第 qの波形合成手段 R I a の出力を第(q + 1)の波形合 成手段RIaの出力に切り替え、第2mの波形合成手段 RIaの出力を第1の波形合成手段RIaの出力に切り 替えるように第2の選択手段を制御することによって、 2m個の波形合成手段RIaの出力をループ状に繰り返

して選択し、要求された位相の波形合成手段RLaの出

力を得ることが可能となる。

【0059】また、請求項 15記載の発明によれば、請求項 4から14のいずれが1項に記載の2段階可変長遅延回路において、波形合成手段RIaと第2の選択手段との間に縦銃接続されたr(rは1以上の任意の整数)個の波形合成手段が直列に挿入されていることを特徴とする。

【0050】従って、請求項 15記載の発明によれば、 波形合成手段RIaと第2の選択手段との間に縦続接続 された「個の波形合成手段を直列に挿入することによっ て、時間隔(dtc/2)よりもさらに微細な調整間隔 の波形合成手段の出力を得ることが可能となる。

【0061】また、請求項 16記載の発明によれば、請 求項 15記載の2段階可変長遅延回路において、 r個の 波形合成手段が接続されている波形合成手段RTaの出 力側を前段、第2の選択手段の入力側を後段として、ア 個の波形合成手段のうち、前段からs (sは1以上 r以 下の任意の整数)個目の波形合成手段は、第1の選択手 段により選択されたm個の遅延素子の出力を位相が速い 順に第1から第mまでの入力となっている場合に、前段 の波形合成手段の第1から第(m×2s) までの出力を それぞれ第1から第(m×2s)までの入力とし、第1 から第(m×2s )の入力を増幅させた出力をそれぞれ 第1から第(m×2s+1 − 1)の出力とし、第1(tは 1以上(m×2s -1)以下の任意の整数)の入力と第 (t+ 1)の入力とを波形合成した出力を第2tの出力 とし、第(m×2s)の入力と第1の入力とを波形合成 した出力を第(m×2s+1)の出力とし、第1の選択手 段により選択されたm個の遅延素子の出力であ る第50の 入力(nは1以上(m-1)以下の任意の整数)と第 (n + 1) の入力との時間瞬を (d t c) であ る場合、 tが1から(2s × (m-1) + 1) の範囲で、第tの 入力と第(t+1)の入力との位相差が時間隔(dtc /2s)であ り、uが1から(2s+1 ×(m− 1)+ 1) の範囲で第4の入力と第(4+1)の入力との位相 差が時間隔(d t c / 2s+1 )であ り、第1の選択手段 により選択されたm個の遅延素子の出力であ る第mの入 力の位相が第1の入力の位相より速くなったときに、も が(2s × (m- 1) + 1)から (m×2s - 1) の範 囲で、第七の入力と第(七十1)の入力との位相差が時 間隔(d t c / 2s ) であ り、u が(2s+1 × (m – 1)+ 1)から(m×2s+1 – 1)の範囲で第uの入力 と第(u + 1)の入力との位相差が時間隔(d t c / 2 s+1 ) であ ることを特徴とする。

[0062] 従って、請求項 16記載の発明によれば、前段から s 個目の波形合成手段の第u の出力と第(u+1) の出力との位相差を時間隔 (d+c/2s+1) とすることによって、時間隔 (d+c/2) よりもさらに微細であ る調整間隔を得ることが可能となる。

【0063】また、請求項 1.7記載の発明によれば、請

求項 15または16記載の2段階可変長遅延回路において、r個の波形合成手段のうち、前段から s 個目の波形合成手段のうち、前段から s 個目の波形合成手段は、第1から第(m×2s)までの入力をそれでれ物値させる(m×2s)側の (++1) の入力を位相が速い入力側とし、第 (++1) の入力と第 (++1) の人力と第 (++1) の人力と第 (++1) の人力と第 (++1) の人力と第 (++1) の人力と第 (++1) の人間の (++1) の人間の (++1) の出力の (++1) の人間の (++1) の人間の (++1) の人間の (++1) の人間の (++1) の人間をして、第 (++1) の人間をして、第 (++1) の人間をして、第 (++1) の人間をして、第 (++1) の人間を (++1) の人間の (++1) のの (++1) の人間の (++1) のを (++1) の (++1) の

【0064】従って、請求項 17記載の発明によれば、前段から 5個目の波形合成手段を、(m×2s)個のインターボレータを有するリングインターボレータをし、第tの入力がインターボレータの速い位相の信号の入力側に入力され、第(t+1)の入力が3ととによって、第tの入力と第(t+1)の入力との中間の位相を存する微細である調整間隔の出力を得ることが可能となる。【0065】また、請求項 18記載の発明によれば、請求項 15から17のいずれか1項に記載の2段階可容において、第2の選択回路は、波形合成手段との間に縦銃接続された「個の形を経手段をが直列に持たがある。」では一個が表現手段が直列に挿入されている接続された「個の形を接近手段が直列に対している接続されている場合を持つとを持数とする。

【0066】従って、請求項 18記載の発明によれば、第2の選択回路は、「個の波形合成手段のうち、第2の選択回路と接続されている最も後段の波形合成手段の出力から1個の出力を選択することによって、要求された位相の最も後段の波形合成手段の最も微細である調整間隔の出力を得ることが可能となる。

【0067】また、請求項 19記載の発明によれば、請求項 18記載の2段階可変長遅延回路において、第1の制御手段は、最も後段の波形合成手段との選択手段との間に縦続接続された。個の波形合成手段が直列に挿入された場合の選択手段の選択手段の選択手段の出力に切り替える信号である第2の遅れ信号を受信した場合、選択された最も後段の波形合成手段の出力を切り替える際に用いられていない遅延素子の出力を切り替え対象の遅延素子の出力として、時間隔(m×dto)だけ位相が基子の出力として、時間隔(m×dto)だけ位相が基子の出力として、時間隔(m×dto)だけ返述が選択するように第1の選択手段を制御することを特徴とする。

【0068】従って、請求項 19記載の発明によれば、 第2の遅れ信号を受信した場合、切り替え対象の遅延素 子の出力を時間隔(m×dtc)だけ位相が速い遅延素 子の出力に切り替え、m個の連続した遅延犇子の出力を 選択するように第1の選択手段を制御することによっ て、最も後段の波形合成手段の出力の切り替えタイミン グ調整を容易にし、選択される可能性が高い最も後段の 波形合成手段の出力を予め生成することが可能となる。 【0069】また、請求項 20記載の発明によれば、請 求項 19記載の2段階可変長遅延回路において、第2の 遅れ信号を受信した場合の切り替え対象の遅延素子の出 力は、第2の選択手段により切り替え時に選択されてい る最も後段の波形合成手段の出力を生成する際に用いら れる遅延素子の出力から最も位相差が大きな遅延素子の 出力であ り、かつ、第2の遅れ信号を受信した場合の切 り替え対象となる遅延索子の出力を増幅させた波形合成 手段RIaの出力と第2の遅れ信号を受信した場合の切 り替え時に選択されている波形合成手段RIaの出力と の位相差よりも、第2の遅れ信号を受信した場合におけ る切り替え後の遅延素子の出力を増幅させた波形合成手 段RIaの出力と第2の遅れ信号を受信した場合に切り 替え後に選択される波形合成手段RLaの出力との位相 差の方が小さな場合に、切り替わる遅延素子の出力であ ることを特徴とする。

【0070】従って、請求項 20記載の発明によれば、第2の遅れ信号を受信した場合の切り替え対象の遅延素子の出力は、切り替え時に選択される最も後段の波形合成手段の出力を生成する際に用いられる遅延素子の出力から最も位相差が大きな遅延素子の出力であり、他の租調整遅延信号を選択した場合より、使用する可能性が少なくなる租調整遅延信号であることによって、最も後段の波形合成手段の出力のもり替えタイミング調整を容易にし、選択される可能性が高い最も後段の波形合成手段の出力を子の生成することが可能となる。

【0071】また、請求項 21記載の発明によれば、請求項 19または20記載の2段階可変長遅延回路において、最も後段の波形合成手段と第2の選択手段との間に縦続接続された「個の波形合成手段が同りに挿入されて351)以下の任意の整数)の最も後段の波形合成手段の出力が選択されており、第2の制御手段が第2の遅れ信号を受信した場合、第2の制御手段は、第1の最も後段の波形合成手段の出力が選択されており、第2の制御手段は、第1の最も後段の波形合成手段の出力に切り替えるように第2の選択手段を制御することを持数とする。

【0072】従って、請求項 21記載の発明によれば、 第2の遅れ信号を受信した場合、第2の制御手段は、第 1の最も後段の波形合成手段の出力を第(f-1)の最 も後段の波形合成手段の出力に切り替えるように第2の 選択手段を制御することによって、要求された位相の最

も後段の波形合成手段の出力を得ることが可能となる。 **【0073】また、請求項 22記載の発明によれば、請** 求項 19から21のいずれか1項 に記載の2段階可変長 遅延回路において、最も後段の波形合成手段と第2の選 択手段との間に縦続接続されたィ個の波形合成手段が直 列に挿入されており、第2の選択手段により第1の最も 後段の波形合成手段の出力が選択されており、第2の制 御手段が第2の遅れ信号を受信した場合、第2の制御手 段は、第1の最も後段の波形合成手段の出力を第(m× 2s+1 ) の最も後段の波形合成手段の出力に切り替える ように第2の選択手段を制御することを特徴とする。 【0074】従って、請求項 22記載の発明によれば、 第2の遅れ信号を受信した場合、第2の制御手段は、第 1の最も後段の波形合成手段の出力を第(m×2s+1) の最も後段の波形合成手段の出力に切り替えるように第 2の選択手段を制御することによって、2m個の波形合 成手段RIaの出力をループ状に繰り返して選択し、要 求された位相の最も後段の波形合成手段の出力を得るこ とが可能となる。

【0075】また、請求項 23記載の発明によれば、請求項 18から22のいずれか1項 に記載の2段階可変形 29回路において、第1の制御手段は、最も後段の波形合成手段と第2の選択手段との間に縦銃接続された。個の波形合成手段が直列に挿入されており、第2の選択手段に進り選択された最も後段の波形合成手段の出力を基立した場合、選択された最も後段の波形合成手段の出力をするに関いらる信号である第2の進み信号を受信した場合、選択された最も後段の波形合成手段の出力を生成する際に用いられていない遅延素子の出力を切り替え対象の遅延素子の出力として、時間隔(m×dtc)だけ位相が遅い遅近素子の出力として、時間隔(m×dtc)だけ位相が遅い出力を選択するように第1の選択手段を制御することを特徴とする。

第2の進み信号を受信した場合、切り替え対象の遅延素 子の出力を時間隔(mxdtc)だけ位相が遅い遅延素 子の出力に切り替え、m個の連続した遅延素子の出力を 選択するように第1の選択手段を制御することによっ て、最も後段の波形合成手段の出力の切り替えタイミン グ調整を容易にし、選択される可能性が高い最も後段の 波形合成手段の出力を予め生成することが可能となる。 【0077】また、請求項 2.4記載の発明によれば、請 求項 23記載の2段階可変長遅延回路において、第2の 進み信号を受信した場合の切り替え対象の遅延素子の出 力は、第2の選択手段により切り替え時に選択されてい る最も後段の波形合成手段の出力を生成する際に用いら れる遅延素子の出力から最も位相差が大きな遅延素子の 出力であ り、かつ、第2の進み信号を受信した場合の切 り替え対象となる遅延素子の出力を増幅させた波形合成 手段RIaの出力と第2の進み信号を受信した場合の切

り替え時に選択されている波形合成手段R I a の出力との位相差よりも、第2の進み信号を受信した場合における切り替え後の遅延素子の出力を増幅させた波形合成手段R I a の出力と第2の進み信号を受信した場合に切り 大後に選択される波形合成手段R I a の出力との位相差の方が小さな場合に、切り替わる遅延素子の出力であることを特徴とする。

【0078】従って、請求項 24記載の発明によれば、第2の進み信号を受信した場合の切り替え対象の遅延素子の出力は、切り替え時に選択される最も後段の波形合成手段の出力を生成する際に用いられる遅延素子の出力から最も位相差が大きな遅延素子の出力であり、他の祖調整遅延信号を選択信号であることによって、最も後身の波形合成手段の出力の切り替えタイミング調整を容易にし、選択される可能性が高い最も後段の波形合成手段の出力を予め生成することが可能となる。

【0079】また、請求項 25記載の発明によれば、請求項 23または24記載の2段階可変長遅延回路において、最も後段の波形合成手段と第2の選択手段との間にな競技統された「間の波形合成手段が直列に挿入されており、第2の選択手段により第2(2は1以上(m×2s+1-1)以下の任意の整数)の最も後段の波形合成手段の出力が選択されており、第2の制御手段が第2の進み信号を受信した場合、第2の制御手段は、第2の最も後段の波形合成手段の出力に切り替えるように第2の選択手段を制御することを特徴とする。

【0080】従って、請求項 25記載の発明によれば、 第2の進み信号を受信した場合、第2の制御手段は、第 gの最も後段の波形合成手段の出力を第(g+1)の最 も後段の波形合成手段の出力に切り替えるように第2の 選択手段を制御することによって、要求された位相の最 も後段の波形合成手段の出力を得ることが可能となる。 【0081】また、請求項 26記載の発明によれば、請 求項 23から25のいずれか 1項 に記載の2段階可変長 遅延回路において、最も後庭の波形合成手段と第2の選 択手段との間に縦続接続されたヶ個の波形合成手段が直 列に挿入されており、第2の選択手段により第(m×2 s+1 ) の最も後段の波形合成手段の出力が選択されてお り、第2の制御手段が第2の進み信号を受信した場合、 第2の制御手段は、第(m×2s+1 )の最も後段の波形 合成手段の出力を第1の最も後段の波形合成手段の出力 に切り替えるように第2の選択手段を制御することを特 散とする。

【0082】従って、請求項 26記載の発明によれば、第2の進み信号を受信した場合、第2の制御手段は、第 (m×28+1)の最も後段の波形合成手段の出力を第1 の最も後段の波形合成手段の出力に切り替えるように第 2の選択手段を制御することによって、2m個の波形合 成手段RIaの出力をループ状に繰り返して選択し、要求された位相の最も後段の波形合成手段の出力を得ることが可能となる。

【0083】また、請求項 27記載の発明によれば、請 求項 17から26のいずれか1項 に記載の2段階可変長 遅延回路において、インターポレータIPX、インター ポレータIPm、インターポレータipy、 およびイン ターポレータ ip (m×2s) は、位相が異なる2個の 信号が入力され、2個の信号のうち速い位相の信号を増 幅させる位相の速い入力側に接続されたバッファB1お よびバッファB3と、位相が遅い入力信号を増幅させる 位相の遅い入力側に接続されたパッファB2およびパッ ファB4と、をそれぞれ有した場合、パッファB1の出 カとバッファB2の出力とを接続し、波形合成した出力 が、位相の速い入力信号を増幅したパッファB3の出力 の位相と位相の遅い入力信号を増幅したバッファB4の 出力の位相との中間の位相が得られるように、バッファ B1およびバッファB2に用いられているトランジスタ のオン抵抗値が設定されるパッファ B 1 およびパッファ B2からなることを特徴とする。

【0084】従って、請求項 27記載の発明によれば、インターボレータ IPX、インターボレータ IPm、インターボレータ IPM、インターボレータ IPM、インターボレータ IPM、インターボレータ IPM およびインターボレータ IPM (m×2s)が有するパッファのオン抵抗値を設定することによって、位相が異なる2個の信号の中間の位相を有する信号を精度よく生成することが可能となる。

【0085】また、諸求項 28記載の発明によれば、諸 求項 27記載の2段階可変長遅延回路において、バッフ ァ81、バッファ82、バッファ83、バッファ84、 個のバッファのうち任意のバッファは、それぞれア ッ) 間のバッファのうち任意のバッファは、それぞれア ンプあ るいはインバータであ ることを特徴とする。 【0085】従って、諸求項 28記載の発明によれば、 バッファは、アンプあ るいはインバータであ ることによって、出力の遅延時間の設計を容易にすることが可能と なる。

[0087]

【発明の実施の形態】(第1の実施形態の構成)図1 は、本発明の第1の実施形態における2段階可変長遅延 回路の構成を示す図である。以下、図1を用いて、本実 施形態における2段階可変長遅延回路が有する各部位の 構成および機能について説明する。

【0088】本実施形態における2段階可変長遅延回路は、遅延手段として粗調整用遅延回路GCと、波形合成手段RIaとして第1のリングインターボレータRIa と、第1の選択手段として第1の選択回路SLと、第2の選択手段として第2の選択回路S4と、第1の制御手段として第1の制御回路CONT1と、第2の制御手段として第2の制御回路CONT2とを有する。

【0089】また、祖調整用遅延回路GCは、祖調整す

るときに使われる入力CLKINを時間瞬 d t c の遅延時間を持つディジタル回路である複数の遅延素子DO~D14の出力である15個のタップとを有する。

【0090】入力CLKINは、1個の遅延素子を通過することに時間隔 d t c ずつ位相が遅れる。例えば、遅延素子 D5の出力の位相は、遅延素子 D0の出力の位相より時間隔(5×d t c)だけ遅れる。

【0091】第1の選択回路SLは、セレクタS1と、セレクタS2と、セレクタS3とを有する。遅延素子の出力は、各々のセレクタに3出力毎に接続されている。セレクタS1~S3は、それぞれ1個の遅延素子の出力を選択し、その3個の遅延素子の出力は、例えば、遅延素子D3の出力、遅延素子D4の出力、遅延素子D5の出力というように連続するように選択される。

【0092】第1のリングインターボレータRIaは、セレクタS1~S3が選択した遅延素子の出力を入力とし、セレクタS1とセレクタS2との出力間の波形合成を行うインターボレータと、セレクタS2とセレクタS1との出力間の波形合成を行うインターボレータと、セレクタS3とセレクタS1~S3からの入力をインターボレータと、セレクタS1~S3からの入力をバッファするパッファと、を有する。バッファした出力及び、インターボレータの出力をバッファするバッファがあっても良い。

【0093】また、第1のリングインターポレータRI っでは、入力としたセレクタS1~S3が選択した遅延 素子の出力をバッファしたものと、上記のインターボレ - タの出力を出力とする。更に出力をバッファして出力 しても良い。以下、第1のリングインターポレータRL aの入力をRla入力とし、出力をRla出力とする。 【0094】図3は、本発明の第1の実施形態における 第1のリングインターボレータRIsの構成を示す図で あ り、以下、図3を用いて、第1のリングインターボレ ータRLaの構成についてさらに詳しく説明する。 【0095】第1のリングインターボレータRLaは、 インターボレータip120と、インターボレータip 230と、インターポレータip310と、バッファ8 100、8200、8300と、入力しゃ1~1m3 と、出力T 1 a 、T 1 b 、T 1 c 、T 1 j 、T 1 k 、T 11、とを有する。また、出力T 1a、T 1 b、T 1 c、T1)、T1k、T1lをパッファするパッファB 101, B121, B201, B231, B301, B 3.1.1.と、を有し、出力をa、 b、 c 、 j 、 k 、 l とし てもよい。

【0096】インターボレータip120は、バッファ B120、B210と、バッファB120の出力とバッファB210の出力とを該形合成した出力T1bと、を 有し、インターボレータip230は、バッファB23 Q、B320と、バッファB230の出力とバッファB 320の出力とを波形合成した出力T1;と、を有し、インターポレータ;p310は、バッファB310、B130と、バッファB310の出力とバッファB130の出力とを波形合成した出力T1」と、を有する。

【0097】以下、第2の選択回路 S4、第1の制御回路 C0NT1、および第2の制御回路 C0NT2について図1および図3を用いて説明する。

【0098】第2の選択回路S4は、出力T1a、T1b、T1c、T1j、T1k、T1l、あるいは該出力をパッファしたR1a出力a、b、c、j、k、lから1つの出力を選択する。

【0099】第1の制御回路 CONT1は、セレクタS1~S3に、組調整用遅延回路 GCの遅延素子D0~D14の出力から連続した3個の出力を選択させる第1の選択信号を送信する。

【0100】第1の制御回路CONT1は、第2の選択回路S4が選択しているRIa出力あるいは該出力をバッファした出力より速い位相のRIa出力に切り替える信号である遅れ信号 upを受信した場合、現在第1の選択回路により選択されている3個の遅延素子の出力のうちの1個を切り替えるように第1の選択回路を制御する。

【〇1〇1】また、第1の制御回路 CONT 1は、第2の選択回路 S 4が選択している R + a 出力あ るいは該出力をバッファ した出力より遅い位相の R + a 出力に切り替える信号であ る進み信号 d n を受信した場合も同様に、現在第1の選択回路により選択されている3個の遅延素子の出力のうちの1個を切り替えるように第1の選択回路を制御する。

【0102】第2の制御回路 CONT2は、第1のリングインターボレータRISの出力から1個の出力を選択する第2の選択信号を第2の選択回路S4に送信することにより、第2の選択回路S4を制御する。

【0103】第2の制御回路 CONT2は、遅れ信号ロッを受信した場合、より速いRIa出力を選択するように切り替え、進み信号はnを受信した場合、より遅いRIa出力を選択するように切り替える選択信号を第2の選択回路S4に送信する。

【0104】 (第1の実施形態の動作)以下、本発明の 第1の実施形態の動作を図1および図3を用いて説明す

【0105】入力でLKINは祖調整用遅延回路GCの遅延素子を通過するごとに時間隔dtoずつ位相が遅れる。従って、祖調整用遅延回路GCは、入力でLKINの位相より時間隔 dtoだけ違い遅延素子DOの出力と、前段の遅延素子の出力の位相より時間隔 dtoだけ遅い遅延素子の1~D14の出力とを得る。

【ロ106】第1の選択回路 S L は、セレクタ S 1~ S 3を有 し、セレクタ S 1 は、第1の制御回路 C O N T 1 からの第1の選択信号により、租調整用遅延回路 G C の 【0107】また、セレクタS2は、第1の制御回路CONT1からの第1の選択信号により、遅延素子D1から3個ごとの出力である遅延素子D1、D4、D7、D10、D13の出力から1個の出力を選択する。

【0108】また、セレクタS3は、第1の制御回路CONT1からの第1の選択信号により、遅延素子D2から3個ごとの出力である遅延素子D2、D5、D8、D11、D14の出力から1個の出力を選択する。

【0109】第1の制御回路CONT1は、セレクタS1~S3に、租調整用遅延回路GCの遅延素子D0~D14の出力から連続した3個の遅延素子の出力を選択させる第1の選択信号を送信する。

【0110】第1のリングインターボレータRIaは、 セレクタS1~S3により選択された3個の遅延素子の 出力をRIa入力In1~In3とする。

【0111】RIA入力In1に入力された入力信号は、それぞれ、バッファB100、B120、B130に入力され、バッファされる。バッファB100によりパッファされた入力信号をRIA出力T1aとする。

【0112】同様に、RIA入力In2に入力された入力信号は、それぞれ、パッファB200、B210、B230に入力され、パッファされる。パッファB200に入力され、パッファされた入力信号をRIA出力T1cとする

【0113】同様に、RIa入力In3に入力された入力信号は、それぞれ、バッファB300、B310、B320に入力され、バッファされる。バッファB300によりバッファされた入力信号をRIa出力T1kとする。

【0114】以下、各インターボレータにおける動作について説明する。位相の異なる2つの入、RIA入力にマーボレータ) p120に入力する場合、RIA入力 Inには位相が速い入力信号が入力される。その際、Cカーインターボレータ) p120は、力はないないで説明する。その際、Cカーインターボルータ) p120は、位相が速い入力信号が入力される。その際、Cカーにの出力とをの出力とをのに、Cカーにバッファ B100の出力とをの位相がある。その際、Cの出力 B10の出力ともの位相をの中間の位相があるようにバッファ B120およびB210を構成出力であるとうにバッファきは設定されており、RIAのようにバッファきは改定されており、RIAのようにバッファきは改定されており、RIAのように対した。RIAの出力される信号とRIA出力される信号とRIA出力される信号とRIAにいた。

【0115】同様に、位相の異なる2つの入力信号がインターボレータ(p230に入力する場合、R1a入力In2には位相が速い入力信号が入力され、R1s入力

In3には位相が遅い入力信号が入力される。その際、インターボレータ:p230は、位相が速い入力信号をバッファしたバッファB2320の出力と、位相が遅い入力信号をバッファしたバッファB3220の出力T1cの位相をの中間の位をは、アファB302の出力T1にの位相との中間の位相が得られるようにバッファB230およびB32に対し、R1を出力であるようにバッファとは設定されており、R1を出力される信号との中間の位相を得る。

【0116】同様に、位相の異なる2つの入力信号がインターボレータip310に入力される場合、RIa入力In3には位相が速い入力信号が入力される。そのカーn1には位相が遅い入力信号が入力される。その際、インターボレータip310の出力と、位相が速い入力信号をバッファとがッファB310の出力と、位出力と、の出力とが明確である。その際、バッファB300の出力T1を加速を通過である。その際、バッファB300の出力T1を加速をの位相とバッファB100の出力T1aの位相とバッファB100の出力T1aの位相とバッファB100にバッファB300の出力T1aの位相とバッファB100にバッファB300に対ったB130を構成するトラーが合いファきをは設定、RIaがら出力される信号との中間の位相を得る。

【0117】上記のRIa出力T1a、T1b、T1c、T1j、T1k、T1lが出力された信号は、それぞれパッファB101、B121、B201、B231、B301、B31lにより再度パッファされ、それぞれRIa出力a、b、c、j、k、lとしてもよい。【0118】第2の選択回路S4は、第2の制御回路CONT2からの第2の選択信号に従い、RIa出力T1a、T1b、T1c、あるいはそれらの出力をパッファしたRIa出力a、b、c、j、k、lから1つの出力を選択する。

【0119】第2の制御回路CONT2は、第1のリングインターボレータRISの出力から1個の出力を選択する第2の選択信号を第2の選択回路S4に送信し、第2の選択回路S4を制御する。

【0120】図7は、本発明の第1の実施形態におけるインターボレータip120の構成を示す回路図である。以下、本実施形態では、図7に示されているように、バッファB120、B210は、nMOSおよびpMOSトランジスタを組み合わせて作成されたCMOS回路であるとして、図3および図7を用いて、インターボレータip120による波形合成の動作について説明する。

【0121】R I s入力 I n 1および出力T 1 s に接続されたパッファB 100と、R I s入力 I n 2および出力T 1 c に接続されたパッファB200とは、同じ大き

さのトランジスタを使用して作成されているため、RI a入カIn 1から出力T1 aまでの遅延時間とRI a入カIn 2から出力T1 cまでの遅延時間とは等しい。そのため、RI a入力In 1に入力された入力信号とRI a入力In 2に入力された入力信号との位相差と同じ位相差を持つRI a出力T1 cとを得ることができる。

【0122】インターボレータip120は、速い位相の入力信号が入力されるRIa入力In1側に接続されるパッファB120と、遅い位相の入力信号が入力されるRIa入力In2に接続されるパッファB210との出力同士を接続して電流合成する。

【0123】 互いに位相が異なる2つの入力信号のうちー方の入力信号の状態が 「0」、他方の入力信号の状態が 「1」である場合、パッファ8120、8210のうちー方のパッファの pMO Sのトランジスタと他方のパッファの n MO Sのトランジスタとが同時に両方オンし、上記の両トランジスタにオン抵抗が生じる。

【0124】上記のように、バッファB120のRla 入力In1に速い位相の入力信号を入力した場合、バッファB120の出力の過渡現象が非線形であり、負荷が重いため、バッファB120の出力の位相が遅くなる傾向がある。

【0125】そこで、速い位相の入力信号が入力されるRIs入力In1に接続されたバッファB120のトランジスタが、遅い位相の入力信号が入力されるRIs入力In2に接続されたB210のトランジスタに決定されることにより、バッファB120の抵抗値より小さな値となる。

【0126】バッファ8120、8210のうち一方のバッファのpMOSのトランジスタと他方のバッファのnMOSのトランジスタとが同時に両方オンすると、上記の抵抗値の関係から、波形合成されたRIs出力T1bは、バッファ8120においてオンしているトランジスタに接続された電源あるいはグランドに近い値となる。

【0127】バッファ8120に入力された入力信号が「0」、バッファ8210に入力された入力信号が「1」であるとすると、バッファ8120の出力値が「0」となり、波形合成されたRI。出力T16は、中間値をとり、RI。出力T1。より遅い位相となる。

【0128】また、遅い位相の入力信号が、速い位相の入力信号の入力がバッファ B120を介して出力されるタイミングよりも遅れて、 In2に入力され、バッファ B210の出力値が「1」に変化すると、 RIa出力 16は、中間値から急激に「1」に変化する。従って、遅い位相の入力信号がバッファ B200を介する出力 Toより速く「1」に変化し、さらに、バッファ B12

O、B210が有するトランジスタの大きさを調整することにより、R1a出力T1aとR1a出力T1cとの中間の位相のR1a出力T1bが得られる。

【0129】インターボレータ(p230、(p310もインターボレータ(p120と同様の構成となっており、2つの入力をバッファした2つの出力の中間の位相を持つ出力を得られる。

【0130】第1の選択回路S上が有するセレクタS1~S3が、租調整用遅延回路GCの出力から、RIa入力In1に最も速い位相の入力を選択し、RIa入力In3に最も遅い入力を選択した場合、第1のリングインターボレータRIaは、RIa入力In1の信号をバッファした出力T1aが最も速い位相を持ち、RIa入力In3をバッファした出力T1kが最も遅い位相を持つ。

【0131】その際、RIB入力In1とRIB入力In3とは租調整用遅延回路GCの出力のタップが2タップ分離れており、かつインターボレータip310の入力は、位相が速い入力をRIB入力In3、位相が遅いからRIB入力In1としており、逆になっているために、インターボレータip310は、微少な時間隔かつRIB入力In3とRIB入力In1との中間の位相を有する出力を得ることができない。

【0132】例えば、第1の選択回路SLがRLa入力として遅延素子D4、D5、D6の出力を選択しており、RLa入力Ln1として遅延素子D4の出力、RLa入力Ln2として遅延素子D5の出力、RLa入力Ln3として遅延素子D6の出力が選択されているとする。

【0134】上記のようにRIA入力が選択されている場合、RIA出力のうち、遅延素子D4の出力をバッファレたRIA出力を対象も位相が速い出力となり、遅延素子D6の出力をバッファしたRIA出力とが最も位相が遅い出力となる。

【ロ135】また、インターボレータ:p310において、2つの入力信号のうち速い位相の入力信号が入力さ

れるように設計されているパッファB310に遅延素子 D5の出力が入力され、遅い位相の入力信号が入力され るように設計されているパッファB130に遅延素子D 4の出力が入力される。

【0136】上記のように、インターボレータip310には、遅延素子 D6の出力および遅延素子 D4の出力のうち、遅い位相である遅延素子 D6の出力が速い位相の入力側に入力され、速い位相である遅延素子 D4の出力が遅い入力側に入力されており、また、遅延素子 D6の出力と遅延素子 D4の出力との位相と遅延素子 D6の出力と呼ばます。 インターボレータip310において2つの入力を挙にしてその2つの入力の中間の位相の出力を微小な時間隔で生成することができない。

【0137】第1の制御回路CONT1は、第2の選択回路S4が選択するRIa出力を時間隔dtcの2分の1である時間隔dtc1だけ速い位相の出力に切り替えさせる遅れ信号up、あるいは第2の選択回路S4が選択するRIa出力を時間隔dtc1だけ遅い位相の出力に切り替えさせる進み信号dnを受信した場合、第1のリングインターボレータRIaの入力となる遅延素子の出力を切り替える。

【0.138】以下、第1の制御回路 CONT 1および第 2の制御回路 CONT 2が、遅れ信号 u p あ るいは進み信号 d n の受信した際における第1 のリングインターボレータ R 1 a の入力および出力の切り替え動作について説明する。

【0139】第2の選択回路S4がR1a出力bを選択している際に第2の制御回路CONT2が遅れ信号upを受信した場合、第2の制御回路CONT2は、R1a出力bからdtc1だけ位相が速い出力aに切り替えるように第2の選択回路S4を制御する。

【0140】第1の制御回路CONT1は、遅れ信号upを受信した場合、すなわち第2の選択回路S4がRla出力j、kを選択する可能性よりも、Rla出力aより速い出力を選択する可能性が高くなった場合、第1の違択自路SLにより選び素子の出力に切り替えさせるも1個の出力を他の遅延素子の出力に切り替えさせるうに第1の選択回路SLを制御する。その切り替え対象となる遅延素子の出力は以下のように選択される。

【0141】切り替え対象となる遅延素子の出力は、第2の選択回路 84により現在選択され延延素子の出力の基となる遅延素子の出力を除いた遅延素子の出力のありり替え時間を10出力のあり、切り替え対象となる遅延素子の出力であり、かつのり替え対象となる遅延素子の出力を増幅させた波形合成手段RIsの出力と切り替え後における遅れるい出力と増幅させたRIs出力と切りを対けを表によりを選択される。出力を増幅させたRIs出力と切りを対けを表によりるアー。出力との位相差の方が小さな場合に、切りを

る遅延索子の出力である。

【0142】現在選択されているRIa出力りは、遅延素子 D4の出力と遅延素子 D5の出力とを波形合成した出力をバッファしたものであり、切り替え対象の遅延素子の出力として、遅延素子 D6の出力は、切り替え時のRIa出力りの基となる遅延素子の出力である遅延素子 D4と D5の出力がら最も位相差が大きな遅延素子となっている。

【0143】さらに、遅延素子D5の出力をバッファしたR1a出力と切り替え時に選択されているR1a出力 bとの位相差よりも、遅延素子D3の出力をバッファしたR1a出力と切り替え後に選択されるR1a出力aに切り替わったときに遅延素子D3の出力の方が遅延素子D5の出力よりも、R1a入力In3として使用される可能性が高くなる。

【0 1 4 4】切り替え対象として選択された遅延素子D 5の出力は、R I = 入力 I n 1  $\sim$  I n 3が連続した3個の遅延素子の出力となるように、位相が時間隔(d t c  $\times$  3)だけ速い遅延素子D3の出力に切り替えられる。この結果、R I = 入力 I n 1には遅延素子D4の出力、R I = 入力 I n 2には遅延素子D3の出力が入力される。

【0145】上記のように、RIA入力を切り替えることにより、インターボレータip310において、遅延素子D3の出力および遅延素子D4の出力のうち速い位相である遅延素子D3の出力が速い位相の入力側に入力もれ、遅い位相である遅延素子D4の出力が遅い入力側に入力されており、RIA入力In3とRIA入力In1との中間の位相の出力を得ることが可能となる。

【0146】上記のように、RIa入力In 3が遅延素子D3の出力に切り替えられたことにより、RIa出力 aより時間隔 d t o 1 だけ位相のRIa出力 I と、RIa出力 I より時間隔 d t o 1 だけ位相が速いRIa出力 K とを得ることが可能となる。

(0147)また、同様に、RIS入力In1として遅延素子D4の出力、RIS入力In2として遅延素子D5の出力、RIS入力In3として遅延素子D5の出力、RIS入力In3として、第1の制御回路CONT1が選択されているとして、第1の制御回路CONT1がRIS出力。からRIS出力もに切り替え時のRIS力を生成する際に用いられている遅延素子D5の出力から最も位相表が大きな遅延素子の出力として遅延素子D4の出力もよび遅延素子D5の出力が選択されるが、両出力とも、よび遅延素子D5の出力が選択されるが、両出力とも

「切り替え対象となる遅延素子の出力を増幅させた波形合成手段RIaの出力と切り替え時に選択されているRIa出力との位相差よりも、切り替え後における遅延素子の出力を増幅させたRIa出力と切り替え時に選択されるRIa出力との位相差の方が小さい」という条件を満たしていないため、遅延素子の出力の切り替えは行わ

れない。

【0148】第2の選択回路S4がR1a出力」を選択している際に第2の制御回路CONT2が進み信号dnを受信した場合、第2の制御回路CONT2は、R1a出力」から時間隔 dtc1だけ位相が遅い出力にに切り替えるように第2の選択回路S4を制御する。

【0149】第1の制御回路CONT1は、進み信号 d nを受信した場合、すなわち第2の選択回路S4がRI a出力a、 bを選択する可能性よりも、RI a出力 k より遅い出力を選択する可能性が高くなった場合、第1の選択回路S上により選びされている遅延素子の出力のうち1個の出力を他の遅延素子の出力に切り替えさせるように第1の選択回路SLを制御する。その切り替え対象となる遅延素子の出力は以下のように選択される。

【0150】切り替え対象となる遅延素子の出力は、第2の選択回路ら4により現在選択されているRIa出力の基となる遅延素子の出力を除いた遅延素子の出力のうち、切り替え時のRIa出力の基となる遅延素子の出力であり、から最も位相差が大きな遅延素子の出力を増幅させた波形合成手段RIaの出力と切り替え時に選択されているRI出力との位相差よりも、切り替え後における遅延素子の出力を増幅させたRIa出力と切り替え後に選択されるRIa出力との位相差の方が小さな場合に、切り替わる遅延素子の出力である。

【0151】現在選択されているRIa出力)は、遅延素子D5の出力と遅延素子D6の出力とを波形合成した出力をバッファしたものであり、切り替え対象の遅延素子の出力として、遅延素子D4の出力が選択される。また、遅延素子D4の出力は、切り替え時のRIa出力はの基となる遅延素子の出力とする遅延素子D5とD6の出力がら最も位相差が大きな遅延素子D7に切り替えた方が、RIaの出力)が出力とに切り替わったときに、使用する可能性が高くなる。

【の152】さらに、遅延素子 D4の出力をバッファしたR1 a出力と切り替え時に選択されているR1 a出力 j との位相差よりも、遅延素子 D7の出力をバッファしたR1 a出力と切り替え後に選択されるR1 a出力 k との位相差の方が小さくなり、R1 a出力 j が R1 a出力 k に切り替わったときに遅延素子 D7の出力の方が遅延素子 D4の出力よりも、R1 a入力 1 n3として使用される可能性が高くなる。

【0153】切り替え対象として選択された遅延素子D4の出力は、RIa入力In1~In3が連続した3個の遅延素子の出力となるように、位相が時間隔(dto×3)だけ遅い遅延素子D7の出力に切り替えられる。この結果、RIa入力In2には遅延素子D5の出力、RIa入力In2には遅延素子D5の出力が入力される。

【O154】上記のように、RIA入力を切り替えることにより、インターボレータip310において、遅延素子D5の出力および遅延素子D7の出力のうち速い位相である遅延素子D5の出力が速い位相の入力側に入力され、遅い位相である遅延素子D7の出力が遅い入力側に入力されており、RIA入力In3とRIA入力In1との中間の位相の出力を得ることが可能となる。

【0155】上記のように、RIa入力In1が遅延素子D7の出力に切り替えられたことにより、RIa出力により時間隔 d t o 1だけ遅い位相のRIa出力Iと、RIa出力Iより時間隔 d t o 1だけ位相が遅いRIa出力aとを得ることが可能となる。

【O 1 5 7】 一般に、「1」の状態の時にディジタル回路の出力を切り替えると、グリッジと呼ばれるピゲ状の不要なパルスが生じてしまう。従って、ディジタル回路の出力が「0」の状態の時にディジタル回路の出力を切り出えるように、切り替えタイミングを調整する必要が生じる。

【0158】ディジタル回路で構成されている遅延素子の出力を切り替える際は、グリッジ発生を抑制するために切り替えタイミングを調整する必要があるが、第1の選択回路SL、第2の選択回路S4によび第1のリングインターボレータRlaなどの遅延時間が大きいために遅延素子の出力の切り替えタイミングを制御することが困難である。従って、第2の選択回路S4によりRla出力を切り替える際に、同時に、その切り替え対象となるRla出力の基となる遅延素子の出力を切り替えると、ディジタル回路により構成を1つよりでも対しまるでに生じるグリッジがRla出力において検出されてしまう可能性がある。

(0159) 本実施形態では、第2の選択回路S4によりR159) 本実施形態では、第2の選択回路S4によりR18出力を切り替える際に、その切り替えられるR18出力の基となる遅延素子の出力を切り替えないように設計されているため、遅延素子の出力の切り替えにより生じるグリッジが第2の選択回路S4により選択され

たR I a出力において検出されず、遅延素子の出力の切り替えタイミングを考慮に入れる必要がなくなり、 2段 階可変長遅延回路のタイミング設計が容易となる。

【0160】また、第2の選択回路S4により選択されているRIS出力、および以後選択される可能性が高いRIS出力の基となるインターボレータip120、ip230、ip310の入力には、常に位相が速い入力信号が位相が速い入力側に入力され、位相が遅い入力信号が位相が遅い入力側に入力されるため、入力切り替えの時に遅延時間の変動が生じることが無く、ジッタを経滅させることが可能となる。

【0161】なお、本実施形態では、祖調整用遅延回路GCの出力を15タップとしたが、任意のタップ数であってもよいし、最初のタップから選択せず、任意のタップから出力をとってもよい。また、第1の選択回路SLのセレクタ数を3個としたが、3個以上であってもよい。

【0162】図8(a)は、本発明の第1の実施形態におけるインターボレータの構成を示す回路図であり、図8(b)は、図8(a)で示されている本発明の第1の実施形態におけるインターボレータを論理回路図で示したものである。

【0153】図9(a)は、本発明の第1の実施形態に おけるインターボレータの構成を示す回路図であり、図 9(b)は、図9(a)で示されている本発明の第1の 実施形態におけるインターボレータを論理回路図で示し たものである。

【0.1.64】図1.0.(s) は、本発明の第1.0実施形態 におけるインターボレータの構成を示す回路図であ り、図1.0.(s) で示されている本発明の第1.0.実施形態におけるインターボレータを論理回路図で示したものであ る。

【0165】また、本実施形態では、インターボレータip120、ip230、ip310を、図7(a)および図7(b)に示されているようなCMOS回路を組み合わせて作成された回路としたが、図8(a)、図8(b)、図9(a)、図9(b)、図10(a)、および図10(b)に示されているようなCML(カレントモードロジック)回路を組み合わせた回路としてもよい

【0166】また、本実施形態では、バッファとしてインバータを用いたが、アンプを用いてもよい。 【0167】(第2の実施形態の構成)図2は、本発明

【0167】(第2の実施形態の構成)図2は、本発明の第2の実施形態における2段階可変長遅延回路の構成を示す図である。以下、図2を用いて、本実施形態における2段階可変長遅延回路が有する各部位の構成および機能について説明する。

【0168】本実施形態における2段階可変長遅延回路は、第1の実施形態と同様に、遅延手段として組調整用遅延回路Gでと、波形合成手段RIaとして第1のリン

グインターボレータRI a と、第1の選択手段として第1の選択回路SLと、第2の選択手段として第2の選択 回路S4と、第1の制御手段として第1の制御回路CONT1と、第2の制御手段として第2の制御回路CONT2とを有し、さらに波形合成手段RI a と第2の選択手段との間に縦続接続された「個(r=1の場合)の波形合成手段として第2のリングインターボレータRI b を有する。

【0159】組調整用遅延回路GCは、第1の実施形態と同様に、組調整するときに使われる入力CLKINを時間隔dtcの遅延時間を持つディジタル回路である複数の遅延素子D0~D14と、遅延素子D0~D14の出力である15個のタップとを有する。

【0170】第1の選択回路SLは、第1の実施形態と同様に、第1のセレクタであるセレクタS1と、第2のセレクタであるセレクタであるセレクタであるセレクタであるセレクタS3と、を有する。遅延素子の出力は、44々のセレクタに3出力毎に接続されている・セレクタト1~S3は、それぞれ1個の遅延素子の出力を選択し、その3個の遅延素子の出力は、連続するように選択される。【0171】第1のリングインターボレータRLaは、第1の実施形態と同様の構成を有し、時間隔dtcであるセレクタS1~S3の出力を入力とし(以下、RLa 人力)、時間隔dtc1である信号を出力とする(以下、RLa 出力)。更に出力をバッファーした出力であっても良い。

【0172】第1の制御回路 CONT1は、第1の実施 形態と同様に、セレクタS1~S3に、租調整用遅延回 路GCの遅延素子D0~D14の出力から連続した3個 の出力を選択させる第1の選択信号を送信する。

【0173】本実施形態は、第1の実施形態の構成に加え、第1のリングインターボレータRIaと第2の選択回路 84との間に第2のリングインターボレータRIbが挿入されている。図4は、本発明の第2の実施形態における第1のリングインターボレータRIbの構成を示す図であり、以下、図4を用いて、第2のリングインターボレータRIbの構成について説明する。

 ${0174}$  第2のリングインターボレータRI bは、第1のリングインターボレータRI aの出力T1a、T1b、T1c、T1k、T1lの出力をパッファした出力a、b、c、j、k、lを、それぞれRIb入力lna、lnb、lnc、lnc、lnj、lnk、lnlbし、各RIb入力をパッファした出力および各RIb入力を波形合成した出力を出力T1a、T1f、T1 c、T1h、T1i、T1p、T1q、T1r、T1 s、T1t、T1u、T1vとする。また、各出力をにパッファしたものをそれぞれRIb出力e、f、c、h、i、p、q、r、s、t、u、vとしてもよい。

【0175】また、第2のリングインターボレータRIbは、バッファB102、B122、B202、B232、B302、B312と、インターボレータip121、ip122、ip231、ip232、ip311、ip312と、を有する。

【0176】RIB入为Ineに入力された信号は、バッファB102によりバッファされ、出力T1eから出力され、RIB入ガリハッファされ、出力T1eから出力され、RIB入ガリッファされ、出力T1eがら出力され、RIB入ガリnoに入力された信号は、バッファされ、出力T1iがら出力され、RIB入ガリniに入力された信号は、バッファB302によりバッファされ、出力T1qがら出力され、RIB入ガリnkに入力された信号は、バッファB302によりバッファされ、出力T1sがら出力され、RIB入ガリnーに入力された信号は、バッファB312によりバッファされ、出力T1uがら出力される。

【0177】インターボレータip121は、パッファ B120;、B121;とを有し、パッファ B120;の出力とバッファ B121;の出力とを波形合成した出力を出力 T1とする。また、位相が速い信号はパッファ B120;に入力され、位相が遅い信号はパッファ B121;に入力される。

【0178】インターボレータ i p 122は、パッファ B210i、B211iとを有し、パッファB210iの出力とバッファB211iの出力とを波形合成した出力を出力T1hとする。また、位相が速い信号はパッファB210iに入力され、位相が遅い信号はパッファB211iに入力される。

【0179】インターボレータip231は、バッファ B230i、B231iとを有し、バッファB230iの出力とパッファB231iの出力とを波形合成した出力を出力T1pとする。また、位相が速い信号はバッファB230iに入力され、位相が遅い信号はバッファB231iに入力される。

【0180】インターボレータ;p232は、バッファB320;、B321;とを有し、バッファB320;の出力とバッファB321;の出力とを波形合成した出力を出力エ1ァとする。また、位相が速い信号はバッファB320;に入力され、位相が遅い信号はバッファB321;に入力される。

【0181】インターボレータ;p311は、バッファB310;、B311;とを有し、バッファB310;の出力とバッファB311;の出力とを決形合成した出力を出力T1tとする。また、位相が速い信号はバッファB310;に入力され、位相が遅い信号はバッファB311;に入力される。

【0182】インターポレータ(p312は、バッファ B130(、B131)とを有し、バッファB130) の出力とバッファB131)の出力とを波形合成した出 カを出力T 1 v とする。また、位相が速い信号はバッファB 1 3 0 i に入力され、位相が遅い信号はバッファB 1 3 1 i に入力される。

【0183】第2の選択回路S4は、出力T1e、T1f、T1g、T1h、T1i、T1p、T1q、T1r、T1s、T1t、T1u、T1v、あるいは該出力をパッファしたRib出力e、f、g、h、i、p、q、r、s、t、u、vから1つの出力を選択する。【0184】第2の制御回路CONT2は、第2のリングインターボレータRIbの出力から1個の出力を選択する第3の選択信号を第2の選択回路S4に送信することにより、第2の選択回路S4を制御する。

【0185】(第2の実施形態の動作)以下、本発明の 第2の実施形態の動作を図2および図4を用いて説明する

【0186】入力CLKINは粗調整用遅延回路GCの遅延素子を通過するごとに時間隔dtoずつ位相が遅れる。従って、第1の実施形態と同様に、粗調整用遅延回路GCは、入力CLKINの位相より時間隔dtoだけ遅い遅延素子の出力の位相より時間隔dtoだけ遅い遅延素子の1~014の出力とを得る。

させる第1の選択信号を送信する。 【0189】第1のリングインターボレータRIaは、 第1の実施形態と同様の構成を有し、セレクタS1~S 3により選択された3個の遅延素子の出力をRIa入力 In1~In3とし、RIa入力In1をパッファした 信号をRIa出力T1a、RIa入力In2をパッファ した信号をRIa出力T1c、RIa入力力In3をパッファ ファした信号をRIa出力T1kとする。各々の出力を パッファーした出力a、c、kであっても良い。

【0190】また、第1の実施形態と同様に、インターポレータip120により波形合成された信号をRla出力T1b、インターポレータip230により波形合成された信号をRla出力T1j、インターポレータip310により波形合成された信号をRla出力T1lとする。各々の出力をバッファーした出力b、j、lで

あっても良い。

【ロ191】第2のリングインターボレータRLBは、位相差が時間隔4tc1のRLa出力を入力とし、位相差が時間隔4tc1の2分の1である時間隔4tc2の信号を出力とする。

【0192】第2の選択回路S4は、第2の制御回路CONT2からの第3の選択信号に従い、RIb出力T1e、T1f、T1g、T1h、T1i、T1p、T1a、T1r、T1s、T1t、T1u、T1vあるいはそれらの出力をバッファしたRIb出力e、f、g、h、i、p、a、r、s、t、u、vから1つの出力を選択する。

【0193】第2の制御回路CONT2は、第2のリングインターボレータRIBの出力から1個の出力を選択する第3の選択信号を第2の選択回路S4に送信し、第2の選択回路S4を制御する。

【0194】セレクタS1~S3が、祖調整用遅延回路GCの出力から、R1a入力In1に最も速い位相の入力を選択し、R1a入力In3に最も遅い入力を選択した場合、第2のリングインターボレータR1bは、R1b入力Inaの信号をバッファした出力T1eが最も速い位相を持ち、R1b入力Inkをバッファした出力T1sが最も遅い位相を持つ。

【0195】その際、RIA入力In1とRIA入力In3とは租舗整用遅延回路GCの出力のタップが2タップ分離れており、かつインターボレータip310の入力は、位相が速い入力をRIA入力In3、位相が遅い入力をRIA入力In1としており、逆になら相が遅いめに、インボレータip310は、微少な時間隔かつ中間の出力を得ることができない。従って、RIB出力T1t、T1u、T1vも同様に微小な時間隔の出力を得ることが不可能である。

【0195】例えば、第1の選択回路SLがRLョ入力として遅延素子D4、D5、D6の出力を選択しており、RLョ入力Ln1として遅延素子D4の出力、RLョ入力Ln2として遅延素子D5の出力、RLョ入力Ln3として遅延素子D6の出力と設定されているとする

とを波形合成 し、再度パッファ したものを出力 I とする。

【0198】R!a出力のうち、遅延素子D4の出力を パッファした出力aが最も位相が速い出力となり、遅延 素子D5の出力をパッファした出力kが最も位相が遅い 出力となる。

【0199】上記のようにRIA入力が選択されている場合、インターボレータip310において、2つの入力信号のうち速い位相の入力信号が入力されるように設計されているバッファB310に遅延素子D6の出力が入力され、といるバッファB130に遅延素子D4の出力が入力される。

【0200】上記のように、インターボレータip310には、遅延素子D6の出力および遅延素子D4の出力のうち、遅い位相である遅延素子D6の出力が速い位相の入力側に入力され、速い位相である遅延素子D6の出力が遅い入力側に入力されており、また、遅延素子D6の出力と遅延素子D4の出力との位相差は、(2×dto)であるため、上記した条件下では、インターボレータip310では、2つの入力を基にしてその2つの入力の中間の位相の出力を微小な時間隔で生成することができない。

【0201】従って、インターボレータ(p311、 ip312においても、2つの入力を基にしてその2つの入力の中間の位相の出力を微小な時間隔で生成することができない。また、RIB出力T1sより時間隔(2× dtc2)より遅い信号をRIB出力T1uから得ることも不可能である。

【0202】第1の制御回路CONT1は、第2の選択回路S4が選択するRIb出力を時間隔dtc1の2分の1である時間隔dtc2だけ速い位相のRIb出力に切り替えさせる遅れ信号up、あるいは第2の選択回路S4が選択するRIb出力を時間隔dtc2だけ遅い位相のRIb出力に切り替えさせる進み信号dnを受信した場合、第1のリングインターボレータRIsの入力となる遅延素子の出力を切り替える。

【0203】以下、第1の制御回路 CONT 1および第 2の制御回路 CONT 2が、遅れ信号 u pあ るいは進み 信号 d n を受信した際における第1のリングインターボ レータRLaおよび第2のリングインターボレータRL bの入出力の切り替え動作について説明する。

【0204】第2の選択回路S4がRIb出力gを選択している際に第2の制御回路CONT2が遅れ信号upを受信した場合、第2の制御回路CONT2は、RIb出力gがらます。2たけ位相が速いRIb出力fに切り替えるように第2の選択回路S4を制御する。

【0 2 0 5】第 1 の制御回路 C 0 N T 1 は、遅れ信号 u p を受信した場合、すなわち第 2 の選択回路 S 4 が R I b 出力 p、 a、 r、 s を選択する可能性よりも、 R I b

出力eより速いRI b出力を選択する可能性が高くなった場合、第1の選択回路SLにより選択されている遅延素子の出力のうち1個の出力を他の遅延素子の出力に切り替えさせるように第1の選択回路SLを制御する。その切り替え対象となる遅延素子の出力は以下のように選択される。

【0206】切り替え対象となる遅延素子の出力は、第2の選択回路S4により現在選択されているRIb出力の基となる遅延素子の出力を加力を応る遅延素子の出力のある。切り替え時のRIb出力の基となる遅延素子の出力であまり、かつ切り替え対象となる遅延素子の出力を増幅させた波形合成手段RIbの出力と切り替え後における遅延素子の出力との位相差よりも、切り替え後における遅延素子の出力と増値させたRIb出力との位相差の方が小さな場合に、切り替わる遅延素子の出力とのの相差の方が小さな場合に、切り替わる遅延素子の出力である。

【0207】現在選択されているRIb出力 g は、遅延素子 D 4の出力と遅延素子 D 5の出力とを波形合成した出力であり、切り替え対象の遅延素子の出力として、遅延素子 D 5の出力が選択される。また、遅延素子 D 5の出力は、切り替え時の出力 g の基となる遅延素子の出力である遅延素子 D 4 と D 5 の出力から最も位相差が大きな遅延素子となっている。

【0208】さらに、遅延素子D6の出力をバッファしたRIb出力と切り替え時に選択されているRIa出力をとの位相差よりも、遅延素子D3の出力をバッファしたRIa出力と切り替え後に選択されるRIa出力すとの位相差の方が小さくなり、RIa出力をがRIa出力でに切り替わったときに出力とは出力をより返い位相を持つ出力として使われる可能性が高くなる。つまり、RIa入力In3として使用される可能性が高くなる。

【0209】切り替え対象として選択された遅延素子の5の出力は、RIs入力In1~In3が連続した3個の遅延素子の出力となるように、位相が時間隔(dto×3)だけ速い遅延素子の3の出力に切り替えられる。この結果、RIs入力In3には遅延素子の5の出力、RIs入力In3には遅延素子の3の出力が入力される。

【0210】上記のように、RIa入力を切り替えることにより、インターボレータip310において、遅延素子D3の出力および遅延素子D4の出力のうち速い位相である遅延素子D3の出力が速い位相の入力側に入力され、遅い位相である遅延素子D4の出力が遅い入力側に入力されており、RIa入力In3とRIa入力In1との中間の位相の出力を得ることが可能となる。

【0211】上記のように、RIA入力In 3が遅延素子D3の出力に切り替えられたことにより、RIA出力aより時間隔 d t c 1だけ速い位相のRIA出力Iと、

R! a出力!より時間隔 d t c 1だけ位相が速い R + a 出力 k とを得ることが可能となる。

【D212】従って、RIB出力eより時間隔dtc2だけ速い位相のRIB出力vと、RIB出力vより時間隔dtc2だけ位相が速いRIB出力uと、RIB出力uより時間隔dtc2だけ速い位相のRIB出力tと、RIB出力tより時間隔dtc2だけ位相が速いRIB出力sを得ることが可能となる。

【〇213】また、同様に、RIョ入力In1として遅延素子D4の出力、RIョ入力In2として遅延素子D5の出力、RIョ入カIn3として遅延素子D5の出力が選択されているとして、第1の制御回路CONT1がRIb出力・からRIb出力・サウラで受信した場合は、切り替え時のRIョ出力を生成する際に用いられている遅延素子D5の出力から最も位相差が大きな遅延素子の出力として遅延素子D4の出力も、よび遅延素子D6の出力が選択されるが、両出力とも、

「切り替え対象となる遅延素子の出力を増幅させた波形合成手段RI 6の出力と切り替え時に選択されているRI 6出力との位相差よりも、切り替え後における遅延素子の出力を増幅させたRI 6出力と切り替え時に選択されるRI 6出力との位相差の方が小さい」という条件を満たしていないため、遅延素子の出力の切り替えは行われない。

【0214】第2の選択回路 S4がRIb出力 a を選択している際に第2の制御回路 C0NT2が進み信号 dnを受信した場合、第2の制御回路 C0NT2は、RIb出力 a から時間隔 d t c 1だけ位相が遅いRIb出力 r に切り替えるように第2の選択回路 S4を制御する。

【0215】第1の制御回路 CONT1は、進み信号 d nを受信した場合、すなわち第2の選択回路 S4がR1b出力を、f、e、hを選択する可能性よりも、R1b出力を選択する可能性が高くなった場合、第1の選択回路S上により選択されている遅延素子の出力のうち1個の出力を他の遅延素子の出力に切り替うさせるように第1の選択回路 SLを制御する。その切り替え対象となる遅延素子の出力は以下のように選択される。

【0216】切り替え対象となる遅延素子の出力は、第2の選択回路S4により現在選択されているRIも出力の基となる遅延素子の出力を出力を表えるRIも出力の基となる遅延素子の出力を基をなる遅延素子の出力がら最も位相差が大きな遅延素子の出力を増幅させた波形合成手段RIbの出力と切り替え様における遅延素子の出力を増幅させたRIb出力を増加するでは、切り替えを開展を表示の出力を増加する。以近によりも、出力との位相差よりも、出力と切り替え時に選択される限工力との位相差の方が小さな場合に、切り替わる。

【0217】現在選択されているR I b出力 q は、遅延

素子D5の出力と遅延素子D5の出力とを波形合成した出力であり、切り替え対象の遅延素子の出力として、遅延素子D4の出力が選択される。また、遅延素子D4の出力は、切り替え時のR1b出力。の基となる遅延素子の出力である遅延素子D5、D6の出力が出力・6最も位相差が大きな遅延素子となっている。出力のが出力・10度に変化するときは、出力をは出力をより遅い方が使われる可能性が高くなる。つまりD4の出力よりもD7の出力の方が使われる可能性が高くなる。

【ロ218】さらに、遅延素子 D4 の出力をバッファし たRIB出力と切り替え時に選択されているRIa出力 qとの位相差よりも、遅延素子D7の出力をバッファし たRIa出力と切り替え後に選択されるRIa出力ァと の位相差の方が小さくなり、RIa出力αがRIa出力 rに切り替わったときに出力eは出力 v より遅い位相を 持つ出力として使われる可能性が高くなる。つまり、遅 延索子D7の出力の方が遅延素子D4の出力よりも、R La入力 Ln 1として使用される可能性が高くなる。 【D219】切り替え対象として選択された遅延素子D 4の出力は、RIa入力In1~In3が連続した3個 の遅延素子の出力となるように、位相が時間隔(ditic ×3) だけ速い遅延素子 D 7 の出力に切り替えられる。 この結果、RIa入カIn1には遅延素子D7の出力、 RIa入为In2には遅延素子D5の出力、RIa入力 In 3には遅延素子D6の出力が入力される。

【0220】上記のように、RIa入力を切り替えることにより、インターボレータip310において、遅延素子D6の出力および遅延素子D7の出力のうち速い位相である遅延素子D6の出力が速い位相の入力側に入力され、遅い位相である遅延素子D7の出力が遅い入力側に入力されており、RIa入力In3とRIa入力In1との中間の位相の出力を得ることが可能となる。

【0221】上記のように、R+a入力+n1が遅延素子D7の出力に切り替えられたことにより、R+a出力 Kより時間隔 d+c1だけ遅い位相のR+a出力 +b5、R+a出力 +b7、より時間隔 d+c1だけ位相が遅いR+a3 出力 +b7を得ることが可能となる。

【0222】従って、RIb出力をより時間隔dto2 だけ遅い位相のRIb出力tと、RIb出力tより時間隔dto2だけ位相が遅いRIb出力uと、RIb出力uより時間隔dto2だけ遅いRIb出力vと、RIb出力vより時間隔dto2だけ遅いRIb出力eとを待ることが可能となる。

【0223】また、同様に、RIS入力In1として遅延素子D4の出力、RIS入力In2として遅延素子D5の出力、RIS入力In3として遅延素子D5の出力が選択されているとして、第1の制御回路CONT1がRIB出力が68日と出力が68日に出力を100日に切り替え時のRIS出力を生成する際に用いられている遅延素子D5の出力から最も位相

差が大きな遅延素子の出力として遅延素子 D 4 の出力および遅延素子 D 6 の出力が選択されるが、両出力とも、「切り替え対象となる遅延素子の出力を増幅させた波形合成手段R I 6 の出力と切り替え時に選択されてい遅延 1 b 出力との位相差よりも、切り替え後における遅延素子の出力を増幅させたR I b 出力と切り替え時に選択されるR I b 出力との位相差の方が小さい」という条件を満たしていないため、遅延素子の出力の切り替えは行わ

【0224】 一般に、「1」の状態の時にディジタル回路の出力を切り替えると、グリッジと呼ばれるビゲ状の不要なバルスが生じてしまう。 従って、ディジタル回路の出力が「0」の状態の時にディジタル回路の出力を切り替えるように、切り替えタイミングを調整する必要が生じる。

【0225】ディジタル回路で構成されている遅延素子の出力を切り替える際は、グリッジ発生を抑制するために切り替えタイミングを調整路 54、第1の選択回路 54、第2の選択回路 54、第2の選び回路 54、第1の選び回路 54、第1のの場所では延続者の出力の切り替えタイミングを制御するとが困難である。従って、第2の選択回路 54により尽しま出力を切り替える際に、同時に、その切り替え対象となるR1a出力の基となる遅延素子の出力を切り替えると、ディジタル回路により構成されている遅延素子の出力において検出されてしまう可能性がある。

【0226】本実施形態では、第2の選択回路S4によりR1a出力を切り替える際に、その切り替えられるR1a出力の基となる遅延素子の出力を切り替えないように設計されているため、遅延素子の出力の切り替えにより生じるグリッジが第2の選択回路S4により選大R1a出力において検出されず、遅延素子の出力の切り替えタイミングを考慮に入れる必要がなくなり、2段階可変長遅延回路のタイミング設計が容易となる。

【0227】また、第2の選択回路 84により選択されているR1a出力、および以後選択される可能性が高いR1a出力の基となるインターボレータip120、ip230、ip310の入力には、常に位相が速い入力に号が位相が遅い入力側に入力されるため、入力切り考えの時に遅延時間の変動が生じることが無く、ジッタを軽減させることが可能となる。

【0228】なお、上記の実施形態では、組調整用遅延回路GCの出力を15タップとしたが、任意のタップ数であってもよいし、最初のタップから選択せず、任意のタップから出力をとってもよい。また、第1の選択回路SLのセレクタ数を3個としたが、3個以上であってもよい。

【0229】また、本実施形態では、バッファとしてイ

ンパータを用いたが、アンプを用いてもよい。

【0230】本実施形態におけるインターポレータ: p120、ip230、ip310は、第1の実施形態で示されたインターポレータ: p120と同様の動作により異なる位相の2個の入力を波形合成し、その2個の入力の中間の位相を有する出力を生成する。

【0231】本実施形態における2段階可変長遅延素子回路は、第2の選択回路S4および第2の制御回路CONT2により、選択する出力を、第2のリングインターポレータRI6の出力、あるいは第2のリングインターポレータRI6の出力をバッファした出力とし、時間隔を第1の実施形態における2段階可変長遅延回路よりもさらに微細にしたことを特徴とした回路である。

【0232】上記のように、本実施形態では、租調整用 遅延回路Gでのタップ出力間の時間隔を第1の実施形態 よりもさらに微細に分割するため、遅延時間の調整をさ らに微細に行うことができるという効果が得られる。

【ロ233】なお、本実施形態では、第1のリングインターボレータRIaの出力側と第2の選択回路S4の入力側との間に第2のリングインターボレータRIbが挿入されていたが、縦銃接続された「個のリングインターボレータを挿入してもよい。

【0234】 r個のリングインターボレータにおいて、第1のリングインターボレータRIsの出力側を前段、第2の選択回路84の入力側を後段とした場合、r個のリングインターボレータのうち任意のリングインターボレータは、前段のリングインターボレータの選択回路84は、最も後段のリングインターボレータの出力から1個の選択し、第2の関切回路CONT2は第2の選択回路84を制御する。

【0235】 r個のリングインターボレータのうちの任意のリングインターボレータは、本実施形態における他のリングインターボレータと同様の構成を有し、同様の動作を行うとしてよい。以下、r個のリングインターボレータのうち前段から数えてs個目のリングインターボレータ(sは1以上r以下の整数)の動作について説明する。

【0236】第1の選択手段により選択されたm個の遅延素子の出力を位相が速い順に第1から第mまでの入力となっている場合に、s個目のリングインターボレータは、前段のリングインターボレータ((s-1)個目のリングインターボレータ(の第6第(m×2s)までの出力をそれぞれ第1から第(m×2s)までの出力をそれぞれぞれでは、m×2s)までの出力をするバッファと、その出力をそれぞれぞれがら第(m×2s-1)の出力とし、第1から第(m×2s-1)以上(m×2s-1)の出力を大力とし、第1し上(m×2s-1)以形合成して中間の位相の出力を生成した出力と第2・py力とする(m×2s-1)個のインターボレータ;py

【0238】第1の選択手段により選択されたm個の遅 延素子の出力であ る第mの入力(mは1以上(m-1) 以下の任意の整数)と第(n + 1)の入力との時間隔が (d t c) であ る場合、uが1から (2s+1 × (m-1) + 1) の範囲で第uの入力と第(u+1)の入力と の位相差が時間隔(d t c / 2s+1 )であ り、第1の選 択手段により選択されたm個の遅延素子の出力であ る第 mの入力の位相が第1の入力の位相より速くなったとき に、uが(2s+1 × (m-1) + 1)から(m×2s+1 - 1) の範囲で第4の入力と第(u + 1)の入力との位 相差が時間隔(d t o / 2s+1 )であ り、時間隔 d t o 2より微細な調整間隔の出力を得ることが可能となる。 【0239】第2の制御回路CONT2は、遅れ信号u pを受信した場合、 r 個のリングインターポレータのう ち最も後段のリングインターボレータの出力を位相が時 間隔 (d t c / 2s+1) 速い出力に切り替え、進み信号 din を受信 した場合、最も後段のリングインターポレー タの出力を位相が時間隔(d t c/2s+1)遅い出力に 切り替えるように、第2の選択回路84を制御する。 【0240】また、第2の制御回路CONT2は、最も 後段のリングインターポレータの第1の出力が選択され ている際に遅れ信号 ロロを受信した場合は、最も後段の リングインターボレータの第(m×2s+1) の出力に切 り替え、最も後段のリングインターボレータの第(m× 2s+1 )の出力が選択されている際に進み信号d n を受 信した場合は、最も後段のリングインターボレータの第

【0241】第1の制御回路CONT1は、遅れ信号ロッを受信した場合、最も後段のリングインターボレータの出力を生成する際に用いられていない遅延未子の出力を切り替え対象の遅延未子の出力として、時間隔(m×はし)だけ位相が速い遅延未子の出力に切り替え、兩個の連続した遅延未子の出力を選択するように第1の選

1の出力に切り替えるように、第2の選択回路84を制

御する.

択回路 S L を制御する。また、この際の切り替え対象の遅延素子の出力は、切り替え後に選択される最も後段のリングインターボレータの出力を生成する際に用いられる遅延素子の出力から最も位相差が大きな遅延その出力であり、他の粗調整遅延信号を選択した場合より、使用する可能性が少なくなる粗調整遅延信号である。

【0243】また、第1の実施形態と同様に、粗調整用遅延回路GCの出力を15タップとしたが、任意のタップ数であってもよいし、最初のタップから選択せず、任意のタップから出力をとってもよい。また、第1の選択回路SLのセレクタ数を3個としたが、3個以上であってもよい。

【0244】また、第1の実施形態と同様に、本実施形態では、インターボレータ(p120、(p121、(p121、(p122、(p230、(p231、(p232、(p310、(p311、(p312、(p310、)を、図7(a)および図7(b)に示されているようなCMOS回路を組み合わせて作成された回路としてもよいし、図8(a)、図8(b)、図9(a)、図9(b)、図10(a)、および図10(b)に示されているようなCML(カレントモードロジック)回路を組み合わせた回路としてもよい。

【0245】また、第1の実施形態と同様に、本実施形態では、インターボレータip120、ip121、ip122、ip230、ip231、ip232、ip310、ip311、ip312、ipy、ip(m×2s)は、入力される2個の信号の中間の位相を有する信号を生成できるように上記のインターボレータが有するトランジスタの大きさ(オン抵抗値)が調整されている

【0246】また、第1の実施形態と同様に、本実施形態では、パッファとしてインバータを用いたが、アンプを用いてもよい。

【ロ247】なお、上記の第1および第2の実施形態は本発明の好適な実施の一例であ り、本発明の実施形態は、これに限定されるものではなく、本発明の要旨を逸聞しない範囲において種々変形して実施することが可能となる。

#### [0248]

【発明の効果】以上説明したように、請求項 1 記載の明によれば、入力信号を所定の時間隔遅延させた m 個の相調整遅延信号を基にして2 m 個の微調整遅延信号を生に成し、2 m 個の強調整遅延信号を過れた微調整遅延信号を選択し、選択された微調整遅延信号を照に、選択された微調整遅延信号を開け、に、選択された微調整遅延信号を明り替えることによって、いない租調整遅延信号を切り替えることによって、したの関連を調整遅延信号を開いて、したを無規するのとを無し、超可能となるたのの遅延時間が変化しない。 おまた 数調整遅延信号の遅延時間が変化しない。 おまた 数調整遅延に の とない 可能となる。

【0249】また、請求項 2記載の発明によれば、切り替え時の微調整遅延信号を生成する際に用いられている 租調整遅延信号から最も位相差が大きな租調整遅延信号 かつ他の租調整遅延信号を選択した場合より、使用する 可能性が少なくなる租調整遅延信号を切り替えることに よって、微調整遅延信号を生成する際に用いら無しと い租調整遅延信号を生成する際に用いら無しな い租調整遅延信号を切り替えるタイミングを無し、選択の とが可能となるたちのタイミング設計となるさ れた微調整遅延信号の遅延時間が変化しなけら落成の2 段階可変長遅延回路を提供することが可能となる。

【0250】また、請求項 3記載の発明によれば、選択された微調整遅延信号より位相が時間隔(dto/2)速い微調整遅延信号に切り替えら替え、切り替え調整遅延信号に切り替えら替えとなる担調整遅延信号は、切り替えりをはいる理延行場にが明確には、近天力信号に切り替えられた微調整遅延信号に切り替えられた微調整遅延信号に切り替えられる場合、切り替え対象となる担調整遅延に得いりが考えがである。 以りがある対象となる担調を遅延に得い切り替えられて、微調整遅延に得りにして、微調整遅延に得りに対りを入りであることにもなる。 選択される可能となる。

【0251】また、請求項 4記載の発明によれば、入力信号を所定の時間蹑遅延させたm個の遅延素子の出力を基にして2m個の波形合成手段RIaの出力を生成との出力を成形合成手段RIaの出力を強力を設定した。3年段RIaの出力を選択し、選択された波形合段RIaの出力を際に、選択された波形合理を生成する際に用いられていない遅延素子の出力を出力を生成するによって、広範囲かつ詳細な調像の出力を得ることを可能とし、遅延素子の出力を切り替えるのなった。遅延素子の出力を切り替えるないで変異にしている。とが可能となるたのタイミング設時間が変化しない高精度の2段階可変長遅延回路を提供することが可能となる。

【0252】また、請求項 5記載の発明によれば、波形

合成手段RIaの隣接する出力の位相差を時間隔(dtc/2)とすることによって、時間隔dtcよりもさらに微細である調整間隔を得ることが可能となる。

【0253】また、請求項 6記載の発明によれば、波形合成手段RIaを、m個のインターボレータを有するリングインターボレータRIaとし、第nの入力がインターボレータの速い位相の信号の入力側に入力され、第(n+1)の入力がインターボレータの遅い位相の信号の入力側に入力されることによって、第nの入力と第(n+1)の入力との中間の位相を有する微細である調整間隔の出力を得ることが可能となる。

【0254】また、請求項 7記載の発明によれば、遅延 素子は、時間隔d t c を遅延時間とするディジタル回路 であ ることによって、回路の設計を容易にし、出力の遅 延時間の調整を容易にすることが可能となる。 【0255】また、請求項 8記載の発明によれば、第1

【0255】また、請求項 8記載の発明によれば、第1の選択手段が第1の遅延手段の出力からm個の第1の遅延手段の出力からm個の第1の遅延手段の出力を選択し、第2の選択手段が波形合成手段RIの出力から1個の波形合成手段RIの出力を選択することを制御することによって、グリッジが生じない正常な波形合成手段RIの出力を得ることが可能となる。

【0256】また、請求項 9記載の発明によれば、第1の遅れ信号を受信した場合、切り替え対象の遅延素子の出力を時間隔(m×dtc)だけ位相が速い遅延素子の出力に切り替え、m個の連続した遅延素子の出力を選択するように第1の選出力の切り替えタイミング調整を容易にし、選択される可能性が高い波形合成手段Rlaの出力を子の生成することが可能となる。

【0257】また、請求項 10記載の発明によれば、第1の遅れ信号を受信した場合の切り替え対象の遅延素子の出力は、切り替え時に選択される波形合成手段R1aの出力を生成する際に用いられる遅延素子の出力から最も位相差が大きな遅延素子の出力であり、他の租調整遅延信号を選択した場合より、使用する可能性が少なくなる租調整遅近信号であることによって、波形合成手段R1aの出力の切り替えタイミング調整を容易にし、選択される可能性が高い波形合成手段R1aの出力を予め生成することが可能となる。

【0258】また、請求項 1 1記載の発明によれば、第 1 の遅れ信号を受信した場合、第2の制御手段は、第 p の波形合成手段R I a の出力を第(p - 1)の波形合成手段R I a の出力に切り替え、第 1 の波形合成手段R I a の出力に切り替えるように第2 の選択合成手段を制御することによって、2 m 個の波形合成手段 R I a の出力をループ状に繰り返して選択し、要求された位相の波形合成手段R I a の出力を得ることが可能となる。

【0259】また、請求項 12記載の発明によれば、第

1の進み信号を受信した場合、切り替え対象の遅延素子の出力を時間隔(m×dtc)だけ位相が遅い遅延素子の出力に切り替え、m個の連続した遅延素子の出力を選択するように第1の選択手段を制御することによって、 波形合成手段 RI a の出力の切り替えタイミング調整を 容易にし、 選択される可能性が高い波形合成手段 RI a の出力を予め生成することが可能となる。

【0260】また、請求項 13記載の発明によれば、第1の進み信号を受信した場合の切り替え対象の遅延素子の出力は、切り替え時に選択される波形合成手段RIaの出力を生成する際に用いられる遅延素子の出力から最も位相差が大きな遅延素子の出力であり、他の担調整遅延信号を選択した場であることによって、波形合成手段RIaの出力の切り替えタイミング調整を容易にし、選択される可能性が高い波形合成手段RIaの出力を子の生成することが可能となる。

【0251】また、請求項 14記載の発明によれば、第1の進み信号を受信した場合、第2の制御手段は、第 q の波形合成手段R I aの出力を第(q + 1)の波形合成手段R I aの出力に切り替え、第2mの波形合成手段R I aの出力に切り替えるように第2の選択合成手段R I aの出力に切り替えるように第2の選択合成手段R I aの出力をループ状に繰り返して選択し、要求された位相の波形合成手段R I aの出力を得ることが可能となる。

【0262】また、請求項 15記載の発明によれば、波形合成手段RIaと第2の選択手段との間に縦続接続された「個の波形合成手段を直列に挿入することによって、時間隔(dto/2)よりもさらに微細な調整間隔の波形合成手段の出力を得ることが可能となる。

【0263】また、請求項 16記載の発明によれば、前段から s 個目の波形合成手段の第4の出力と第(4 + 1)の出力との位相差を時間隔(4 + c / 2 s + 1)とすることによって、時間隔(4 + c / 2)よりもさらに微細である調整間隔を得ることが可能となる。

【0264】また、請求項 17記載の発明によれば、前段から 5個目の波形合成手段を、(m×2s)個のインターボレータを有するリングインターボレータとし、第七の入力がインターボレータの速い位相の信号の入力側に入力され、第(t+1)の入力がインターボレータの第い位相の信号の入力側に入力されることによって、第七の入力と第(t+1)の入力との中間の位相を有する微細である調整間隔の出力を得ることが可能となる。

【0265】また、請求項 18記載の発明によれば、第2の選択回路は、r個の波形合成手段のうち、第2の選択回路と接続されている最も後段の波形合成手段の出力から1個の出力を選択することによって、要求された位間の最も後段の波形合成手段の最も微細である調整間隔の出力を得ることが可能となる。

【0256】また、請求項 19記載の発明によれば、第 2の遅れ信号を受信した場合、切り替え対象の遅延素子 の出力を時間隔(m×d t c)だけ位相が速い遅延素子 の出力に切り替え、m個の連続した遅延無子の出力を選 択するように第1の選択手段を制御することによって. 最も後段の波形合成手段の出力の切り替えタイミング調 整を容易にし、選択される可能性が高い最も後段の波形 合成手段の出力を予め生成することが可能となる。 【0267】また、請求項 20記載の発明によれば、第 2の遅れ信号を受信した場合の切り替え対象の遅延素子 の出力は、切り替え時に選択される最も後段の波形合成 手段の出力を生成する際に用いられる遅延素子の出力が ら最も位相差が大きな遅延素子の出力であ り、他の組調 整遅延信号を選択した場合より、使用する可能性が少な くなる粗調整遅延信号であ ることによって、最も後段の 波形合成手段の出力の切り替えタイミング調整を容易に し、選択される可能性が高い最も後段の波形合成手段の 出力を予め生成することが可能となる。

【0268】また、請求項 21記載の発明によれば、第2の遅れ信号を受信した場合、第2の制御手段は、第4の最も後段の波形合成手段の出力を第(f-1)の最も後段の波形合成手段の出力を入るされた位相の最後段の変形合成手段の出力を得ることが可能となる。【0269】また、請求項 22記載の発明によれば、第2の遅れ信号を受信した場合、第2の制御手段は、第1の最も後段の波形合成手段の出力を第(m×2s+1)の最も後段の波形合成手段の出力に切り替えるように第2の選択手段を制御することによって、2m個別表の成形合成手段の出力を視り返して選択して選択した。ま2か可能となる。

【0270】また、請求項 23記載の発明によれば、第 2の進み信号を受信した場合、切り替え対象の遅延素子 の出力を時間隔(m×d t c)だけ位相が遅い遅延素子 の出力に切り替え、m個の連続した遅延素子の出力を選 択するように第1の選択手段を制御することによって、 最も後段の波形合成手段の出力の切り替えタイミング調 整を容易にし、選択される可能性が高い最も後段の波形 合成手段の出力を予め生成することが可能となる。 【0271】また、請求項 24記載の発明によれば、第 2の進み信号を受信した場合の切り替え対象の遅延素子 の出力は、切り替え時に選択される最も後段の波形合成 手段の出力を生成する際に用いられる遅延素子の出力が ら最も位相差が大きな遅延素子の出力であ り、他の組調 整遅延信号を選択した場合より、使用する可能性が少な くなる祖調整遅延信号であ ることによって、最も後段の 波形合成手段の出力の切り替えタイミング調整を容易に し、選択される可能性が高い最も後段の波形合成手段の 出力を子め生成することが可能となる。

【0274】また、請求項 27記載の発明によれば、インターボレータ IPX、インターボレータ IPM、インターボレータ IPM、インターボレータ Ipy、およびインターボレータ Ip(m×2s)が有するバッファのオン抵抗値を設定することによって、位相が異なる2個の信号の中間の位相を有する信号を特度よく生成することが可能となる。

【0275】また、請求項 28記載の発明によれば、バッファは、アンプあ るいはインバータであ ることによって、出力の遅延時間の設計を容易にすることが可能となる。

#### 【図面の簡単な説明】

とが可能とかる.

【図1】本発明の第1の実施形態における2段階可変長 遅延回路の構成を示す図である。

【図2】本発明の第2の実施形態における2段階可変長 遅延回路の構成を示す図である。

【図3】本発明の第1の実施形態における第1のリング インターボレータRLaの構成を示す図であ る。

(図4) 本発明の第2の実施形態における第1のリングインターボレータおよび第2のリングインターボレータ の構成を示す図である。

【図5】従来例の一実施形態における2段階可変長遅延回路のインターボレータの構成を示す図である。

【図6】従来例の一実施形態における2段階可変長遅延 回路の構成を示す図である。

【図7】本発明の第1の実施形態におけるインターボレータの構成を示す回路図である。

【図8】(a)は、本発明の第1の実施形態におけるインターボレータの構成を示す回路図であり、(b)は、(a)で示されている本発明の第1の実施形態におけるインターボレータを論理回路図で示したものである。【図9】(a)は、本発明の第1の実施形態におけるインターボレータを論理回路図であり、(b)は、インターボレータを論本発明の第1の実施形態におけるインターボレータを論本発明の第1の実施形態におけるインターボレータの構成を示す回路図であり、(b)

は、(a)で示されている本発明の第1の実施形態にお けるインターポレータを論理回路図で示したものであ [符号の説明] GC 租調整用遅延回路 CLKIN 入力 D1~D14 遅延素子 SL 第1の選択回路 S1、S2、S3 第1の選択回路のセレクタ RIa 第1のリングインターポレータ Rib 第2のリングインターボレータ S4 第2の選択回路 CLKOUT 2段階可変長遅延回路の出力 

 CONT1
 第1の制御回路

 CONT2
 第2の制御回路


dtc、dtc1、dtc2 時間隔 In1、In2、In3 インターポレータまたは、第 1のリングインターポレータの入力 T1a、T1b、T1c、T1j、T1k、T1l、 a、b、c、d、j、k、l 第1のリングインターポ レータの出力 T1e、T1f、T1g、T1h、T1i、T1p、T 1q、T1r、T1s、T1t、T1u、T1v、e、 f、g、h、i、p、a、 r、s、 t、u、 v第2のリングインターボレータの出力 B100, B101, B102, B103, B200, B201, B202, B203, B300, B301, B302, B303, B121, B122, B123, B123i, B213i, B213i, B231, B2 32, B233i, B233, B323i, B311, B312, B313i, B313, B130i, B13 1i, 313i, B313, B133i, B120, B 230, B310, B120i, B210i, B320 i, B310 i, B130 i, B210, B320, B 130, B121i, B211i, B321i, B31 1i、B131i バッファ ip120, ip230, ip310, ip121, i p122, ip231, ip232, ip311, ip 3 12 インターボレータ up 遅れ信号 din 進み信号 603 位相分割器 604 サイクル終了検出器 605 カウンタおよび制御回路および選択回路 606 32:1マルチプレクサ 607 3ステージインターポレータ


16:1マルチプレクサ


608


609 フィルタ


6 1 0 位相検出器


























# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:	
☐ BLACK BORDERS	
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES	
☐ FADED TEXT OR DRAWING	
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING	
☐ SKEWED/SLANTED IMAGES	
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS	
☐ GRAY SCALE DOCUMENTS	
☐ LINES OR MARKS ON ORIGINAL DOCUMENT	
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY	
OTHER:	

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.